# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/003193

International filing date: 25 February 2005 (25.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-322767

Filing date: 05 November 2004 (05.11.2004)

Date of receipt at the International Bureau: 30 June 2005 (30.06.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application: 2004年11月 5日

出 願 番 号

 Application Number:
 特願2004-322767

バリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is JP2004-322767


出 願 人

日本テキサス・インスツルメンツ株式会社

Applicant(s): 須川 成利

2005年 6月15日

特許庁長官 Commissioner, Japan Patent Office )· 11)



 【書類名】
 特許願

 【整理番号】
 040549

【提出日】 平成16年11月 5日

【あて先】特許庁長官殿【国際特許分類】H01L 27/14H04N 5/335

【発明者】

【住所又は居所】 宮城県仙台市青葉区川内元支倉35 川内住宅2-102

【氏名】 須川 成利

【特許出願人】

【識別番号】 390020248

【氏名又は名称】 日本テキサス・インスツルメンツ株式会社

【特許出願人】

【識別番号】 503282079 【氏名又は名称】 須川 成利

【代理人】

【識別番号】 100094053

【弁理士】

【氏名又は名称】 佐藤 隆久

【先の出願に基づく優先権主張】

【出願番号】 特願 2004- 53889 【出願日】 平成 16年 2月 27日

【手数料の表示】

【予納台帳番号】 014890 【納付金額】 16,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9102925

【書類名】特許請求の範囲

# 【請求項1】

光を受光して光電荷を生成および蓄積するフォトダイオードと、

前記光電荷を転送する転送トランジスタと、

少なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、 蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタ を通じて蓄積する蓄積容量素子と

を有する画素がアレイ状に複数個集積された固体撮像装置。

#### 【請求項2】

前記転送トランジスタと前記蓄積容量素子の間に、

前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、

前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または 分割する蓄積トランジスタと

をさらに有する請求項1に記載の固体撮像装置。

# 【請求項3】

前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、

前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、

前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタと

をさらに有する請求項2に記載の固体撮像装置。

## 【請求項4】

前記蓄積容量素子に蓄積された光電荷を対数変換して読み出す対数変換回路を含む請求項3に記載の固体撮像装置。

# 【請求項5】

前記フォトダイオードから溢れる光電荷を対数変換して前記蓄積容量素子に蓄積する対数変換回路を含む

請求項3に記載の固体撮像装置。

#### 【請求項6】

前記蓄積容量素子と前記蓄積トランジスタの接続部に接続して形成され、前記蓄積容量素子および前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、

前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、

前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタと

をさらに有する請求項2に記載の固体撮像装置。

# 【請求項7】

前記転送トランジスタが、前記転送トランジスタを構成する基板の表面または表面近傍から所定の深さまで形成された前記転送トランジスタのチャネルと同じ導電型の半導体層を有する埋め込みチャネル型である

請求項1に記載の固体撮像装置。

#### 【請求項8】

前記転送トランジスタが、前記転送トランジスタを構成する基板の所定の深さにおいて 形成され、前記転送トランジスタのチャネルと同じ導電型であり、前記転送トランジスタ のパンチスルーの障壁を低減する半導体層を有する

請求項1に記載の固体撮像装置。

## 【請求項9】

前記蓄積容量素子は、前記固体撮像装置を構成する半導体基板の表層部分に形成された下部電極となる半導体領域と、前記半導体領域上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する

請求項1に記載の固体撮像装置。

# 【請求項10】

前記蓄積容量素子は、前記固体撮像装置を構成する基板上に形成された下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する

請求項1に記載の固体撮像装置。

# 【請求項11】

前記蓄積容量素子は、前記固体撮像装置を構成する半導体基板に形成されたトレンチの内壁に形成された下部電極となる半導体領域と、前記トレンチの内壁を被覆して形成された容量絶縁膜と、前記容量絶縁膜を介して前記トレンチを埋め込んで形成された上部電極とを有する

請求項1に記載の固体撮像装置。

# 【請求項12】

第1導電型半導体領域と前記第1導電型半導体領域に接合する第2導電型半導体領域と が前記固体撮像装置を構成する半導体基板の内部に埋め込まれて、前記蓄積容量素子が構 成されている

請求項1に記載の固体撮像装置。

#### 【請求項13】

前記固体撮像装置を構成する基板が半導体基板上に絶縁膜を介して半導体層が形成されているSOI (Semiconductor on Insulator) 基板であり、

前記絶縁膜を介して対向する前記半導体基板と前記半導体層の間の絶縁膜容量を用いて 前記蓄積容量素子が構成されている

請求項1に記載の固体撮像装置。

# 【請求項14】

前記フローティングディフュージョンまたは前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する

請求項3に記載の固体撮像装置。

#### 【請求項15】

前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧 信号を記憶する記憶手段をさらに有する

請求項14に記載の固体撮像装置。

## 【請求項16】

前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンの前記転送前のレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する

請求項6に記載の固体撮像装置。

#### 【請求項17】

前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する

請求項6に記載の固体撮像装置。

#### 【請求項18】

前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧 信号を記憶する記憶手段をさらに有する

請求項17に記載の固体撮像装置。

# 【請求項19】

前記フォトダイオード内の光電荷を転送する第1電荷結合転送路が前記フォトダイオードに接続して形成され、

前記蓄積容量素子が隣接する画素間で接続されて、前記第1電荷結合転送路とは別に前記蓄積容量素子内の光電荷を転送する第2電荷結合転送路を構成する

請求項1に記載の固体撮像装置。

# 【請求項20】

前記フォトダイオードに接続して形成され、前記フォトダイオード内の光電荷を転送する電荷結合転送路と、

前記蓄積容量素子に接続して形成され、前記蓄積容量素子内の光電荷を排出するためのリセットトランジスタと、

前記蓄積容量素子内の光電荷を電圧信号に増幅変換する増幅トランジスタと、

前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタと

をさらに有する請求項1に記載の固体撮像装置。

# 【請求項21】

前記画素を構成するトランジスタがnチャネルMOSトランジスタである請求項 $1 \sim 20$ のいずれかに記載の固体撮像装置。

## 【請求項22】

前記画素を構成するトランジスタがpチャネルMOSトランジスタである 請求項1~20のいずれかに記載の固体撮像装置。

## 【請求項23】

光を受光して光電荷を生成および蓄積するフォトダイオードと、

前記光電荷を転送する転送トランジスタと、

前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、 蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタ を通じて蓄積する蓄積容量素子と

を有する画素が直線状に複数個集積されたラインセンサ。

#### 【請求項24】

光を受光して光電荷を生成および蓄積するフォトダイオードと、

前記光電荷を転送する転送トランジスタと、

前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、 蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタ を通じて蓄積する蓄積容量素子と

を有する光センサ。

#### 【請求項25】

光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する 転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォト ダイオードに接続して設けられたフローティングディフュージョンと、蓄積動作時に前記 フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタ を通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとの ポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複 数個集積された固体撮像装置の動作方法であって、

電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、

前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号を読み出す工程と、

前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョ

ンおよび前記蓄積容量素子において蓄積する工程と、

前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョン内の光電荷を排出する工程と、

前記フローティングディフュージョンのリセットレベルの電圧信号を読み出す工程と、 前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和前電荷の電圧信号を読み出す工程と、

前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を混合し、前記飽和前電荷と前記過飽和信号の和の電圧信号を読み出す工程と

を有する固体撮像装置の動作方法。

# 【請求項26】

前記飽和前電荷の電圧信号と前記フローティングディフュージョンのリセットレベルの 電圧信号の差分を取って前記飽和前電荷の電圧信号をノイズキャンセルする工程と、

前記飽和前電荷と前記過飽和信号の和の電圧信号と前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号の差分を取って前記飽和前電荷と前記過飽和信号の和の電圧信号をリイズキャンセルする工程と、

前記飽和前電荷の電圧信号と実質的に同じゲインとなるように、前記飽和前電荷と前記過飽和信号の和の電圧信号のゲインを調整する工程と、

基準電圧と比較して、ノイズキャンセルされた前記飽和前電荷の電圧信号と、ノイズキャンセルされた前記飽和前電荷と前記過飽和信号の和の電圧信号のいずれかを選択する工程と

をさらに有する請求項25に記載の固体撮像装置の動作方法。

# 【請求項27】

前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程において、前記転送トランジスタ部分のポテンシャルが、前記転送トランジスタを完全にオフとするレベルまたはそれよりも低いレベルになるように調節する

請求項25に記載の固体撮像装置の動作方法。

#### 【請求項28】

光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する 転送トランジスタおよび蓄積トランジスタと、前記転送トランジスタを介して前記フォト ダイオードに接続して設けられたフローティングディフュージョンと、蓄積動作時に前記 フォトダイオードから溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタ を通じて蓄積し、前記蓄積トランジスタにより前記フローティングディフュージョンとの ポテンシャルの結合または分割が制御される蓄積容量素子とを有する画素がアレイ状に複 数個集積された固体撮像装置の動作方法であって、

電荷蓄積前において、前記転送トランジスタをオフとし、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積容量素子内の光電荷を排出する工程と、

前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号 を読み出す工程と、

前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程と、

前記蓄積トランジスタをオフとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョンの前記飽和前電荷の転送前レベルの電圧信号を読み出す工程と、

前記転送トランジスタをオンとして前記飽和前電荷を前記フローティングディフュージ

ョンに転送し、前記飽和前電荷の転送後レベルの電圧信号を読み出す工程と、

前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を混合し、前記飽和前電荷と前記過飽和信号の和の電圧信号を読み出す工程と

を有する固体撮像装置の動作方法。

# 【請求項29】

前記飽和前電荷の転送後レベルの電圧信号と前記飽和前信号の転送前レベルの電圧信号 の差分を取って前記飽和前電荷の電圧信号をノイズキャンセルする工程と、

前記飽和前電荷と前記過飽和信号の和の電圧信号と前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号の差分を取って前記飽和前電荷と前記過飽和信号の和の電圧信号をノイズキャンセルする工程と、

前記飽和前電荷の電圧信号と実質的に同じゲインとなるように、前記飽和前電荷と前記過飽和信号の和の電圧信号のゲインを調整する工程と、

基準電圧と比較して、ノイズキャンセルされた前記飽和前電荷の電圧信号と、ノイズキャンセルされた前記飽和前電荷と前記過飽和信号の和の電圧信号のいずれかを選択する工程と

をさらに有する請求項28に記載の固体撮像装置の動作方法。

# 【請求項30】

前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程において、前記転送トランジスタ部分のポテンシャルが、前記転送トランジスタを完全にオフとするレベルまたはそれよりも低いレベルになるように調節する

請求項28に記載の固体撮像装置の動作方法。

# 【書類名】明細書

【発明の名称】固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法 【技術分野】

# $[0\ 0\ 0\ 1\ ]$

本発明は固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法に関し、特にCMOS型あるいはCCD型の固体撮像装置、ラインセンサおよび光センサと、当該固体撮像装置の動作方法に関する。

#### 【背景技術】

# [0002]

CMOS (Complementary Metal-Oxide-Semiconductor) イメージセンサあるいはCCD (Charge Coupled Device) イメージセンサなどの画像入力イメージセンサは、その特性向上とともに、例えばデジタルカメラやカメラ付き携帯電話などの用途で需要が拡大してきている。

# [0003]

上記のイメージセンサは、さらなる特性向上が望まれており、その一つがダイナミックレンジを広くすることである。

従来用いられているイメージセンサのダイナミックレンジは、例えば3~4桁(60~80dB)程度に留まっており、肉眼あるいは銀塩フィルムの5~6桁(100~120dB)には及んでいないのが現状である。

そこで、肉眼あるいは銀塩フィルムと同等の $5\sim6$  桁( $100\sim120$  dB)のダイナミックレンジを持つ高画質イメージセンサの開発が望まれている。このような広いダイナミックレンジを持つイメージセンサは、デジタルカメラやカメラ付き携帯電話などの他、PDA(Personal Digital Assistant) 用画像入力カメラ、高度交通管理システム用カメラ、監視カメラ、FA(Factory Automation) 用カメラあるいは医療用カメラなどの用途への応用が期待されている。

# $[0\ 0\ 0\ 4\ ]$

上記のイメージセンサの特性を向上させる技術として、例えば、非特許文献1などに、高感度および高S/N比化するために、各画素(ピクセル)のフォトダイオードに発生するノイズと当該ノイズに光信号が加算された信号とをそれぞれ読み出し、両者の差分を取ることでノイズ成分を除去して光信号のみを取り出すオンチップノイズキャンセルと呼ばれる技術が開発されている。

しかし、この方法でもダイナミックレンジは80dB以下であり、これより広ダイナミックレンジ化することが望まれている。

#### [0005]

また、特許文献 2 には、図 3 5 に示すように、フローティングディフュージョン F D の容量 C S を可変とし、低照度から高照度までをカバーして広ダイナミック化する技術が開示されている。

他には、短い露光時間による高照度に対応した撮像と、長い露光時間により低照度に対応した撮像の異なる露光時間で2回撮像する技術も開発されている。

#### [0006]

また、特許文献3および非特許文献2には、図36に示すように、フォトダイオードPDと容量Cの間にトランジスタスイッチTを設け、1回目の露光期間でスイッチTをONして光電荷信号をフォトダイオードPDと容量Cの両方に蓄積し、2回目の露光期間でスイッチTをOFFして前者の蓄積電荷に加えてフォトダイオードPDで光電荷信号を蓄積することで広ダイナミックレンジ化する技術が開示されている。ここで、飽和を上回る光照射があった場合、過剰電荷はリセットトランジスタRを介して排出されることが明示さ

れている。

# [0007]

また、特許文献4には、図37に示すように、フォトダイオードPDとして容量Cを従来より大きなものを採用することで高照度撮像に対応できるようにする技術が開示されている。

また、非特許文献3には、図38に示すように、フォトダイオードPDからの信号を、MOSトランジスタを組み合わせて構成されている対数変換回路により、対数変換しながら出力することで、高照度撮像に対応できるようにする技術が開示されている。

# [0008]

しかしながら、上記の特許文献 1、2、3 および非特許文献 2 に記載の方法あるいは異なる露光時間で 2 回撮像する方法では、低照度側の撮像と高照度側の撮像を異なる時刻において行わなければならないため、動画を撮像すると両照度に対応した撮像の画像にズレが発生し、両画像を整合させることができなくなってしまうという問題がある。

# [0009]

また、上記の特許文献4および非特許文献3に記載の方法では、高照度側の撮像に対応するようにして広ダイナミックレンジを達成できるものの、低照度側の撮像に関しては低感度、低S/N比となってしまい、画像の品質を向上させることはできない。

# $[0\ 0\ 1\ 0\ ]$

上記のように、CMOSイメージセンサなどのイメージセンサにおいて、高感度高S/N比を維持したままで広ダイナミックレンジ化を達成することが困難となっていた。

また、上記のことはイメージセンサに限ったことではなく、画素を直線状に配したラインセンサや複数の画素を持たない光センサとしても、高感度高S/N比を維持したままで広ダイナミックレンジ化を達成することは困難であった。

【特許文献1】特開2003-134396号公報

【特許文献2】特開2000-165754号公報

【特許文献3】特開2002-77737号公報

【特許文献4】特開平5-90556号公報

【非特許文献 1】 S. Inoue et al., IEEE Workshop on CCDs and Advanced Image Sensors 2001, page 16-19

【非特許文献 2】 Yoshinori Muramatsu et al., IEEE Journal of Solid-state Circuits, vol.38, No.1, January 2003

【非特許文献3】映像情報メディア学会誌、57(2003)

#### 【発明の開示】

【発明が解決しようとする課題】

#### $[0\ 0\ 1\ 1\ ]$

本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、高感度高S/N比を維持したままで広ダイナミックレンジ化できる固体撮像装置、ラインセンサおよび光センサと、高感度高S/N比を維持したままで広ダイナミックレンジ化するための固体撮像装置の動作方法を提供することである。

## 【課題を解決するための手段】

# $[0\ 0\ 1\ 2]$

上記の目的を達成するため、本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、少なくとも前記転送トランジスタを介して前記フォトダイオードに接続して設けられ、蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子とを有する画素がアレイ状に複数個集積されてなる。

#### $[0\ 0\ 1\ 3\ ]$

上記の本発明の固体撮像装置は、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが、転送トランジスタを介して接続されている構成の画素がアレイ状に集積されている。

# [0014]

上記の本発明の固体撮像装置は、好適には、前記転送トランジスタと前記蓄積容量素子の間に、前記転送トランジスタを通じて前記光電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合または分割する蓄積トランジスタとをさらに有する。

さらに好適には、前記フローティングディフュージョンに接続して形成され、前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタとをさらに有する。

# [0015]

またさらに好適には、前記蓄積容量素子に蓄積された光電荷を対数変換して読み出す対数変換回路を含む。

あるいはまたさらに好適には、前記フォトダイオードから溢れる光電荷を対数変換して 前記蓄積容量素子に蓄積する対数変換回路を含む。

# [0016]

上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子と前記蓄積トランジスタの接続部に接続して形成され、前記蓄積容量素子および前記フローティングディフュージョン内の光電荷を排出するためのリセットトランジスタと、前記フローティングディフュージョン内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタとをさらに有する。

# $[0\ 0\ 1\ 7\ ]$

上記の本発明の固体撮像装置は、好適には、前記転送トランジスタが、前記転送トラン ジスタを構成する基板の表面または表面近傍から所定の深さまで形成された前記転送トラ ンジスタのチャネルと同じ導電型の半導体層を有する埋め込みチャネル型である。

あるいは好適には、前記転送トランジスタが、前記転送トランジスタを構成する基板の 所定の深さにおいて形成され、前記転送トランジスタのチャネルと同じ導電型であり、前 記転送トランジスタのパンチスルーの障壁を低減する半導体層を有する。

#### [0018]

上記の本発明の固体撮像装置は、好適には、前記蓄積容量素子は、前記固体撮像装置を構成する半導体基板の表層部分に形成された下部電極となる半導体領域と、前記半導体領域上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する。

あるいは好適には、前記蓄積容量素子は、前記固体撮像装置を構成する基板上に形成された下部電極と、前記下部電極上に形成された容量絶縁膜と、前記容量絶縁膜上に形成された上部電極とを有する。

あるいは好適には、前記蓄積容量素子は、前記固体撮像装置を構成する半導体基板に形成されたトレンチの内壁に形成された下部電極となる半導体領域と、前記トレンチの内壁を被覆して形成された容量絶縁膜と、前記容量絶縁膜を介して前記トレンチを埋め込んで形成された上部電極とを有する。

あるいは好適には、第1導電型半導体領域と前記第1導電型半導体領域に接合する第2 導電型半導体領域とが前記固体撮像装置を構成する半導体基板の内部に埋め込まれて、前 記蓄積容量素子が構成されている。

あるいは好適には、前記固体撮像装置を構成する基板が半導体基板上に絶縁膜を介して半導体層が形成されているSOI(Semiconductor on Insulator)基板であり、前記絶縁膜を介して対向する前記半導体基板と前記半導体層の間の絶縁膜容量を用いて前記蓄積容量素子が構成されている。

#### $[0\ 0\ 1\ 9\ ]$

上記の本発明の固体撮像装置は、好適には、前記フローティングディフュージョンまたは前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンまたは前記フローティングデ

ィフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する。

またさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子の リセットレベルの電圧信号を記憶する記憶手段をさらに有する。

# [0020]

上記の本発明の固体撮像装置は、好適には、前記フローティングディフュージョンに転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンの前記転送前のレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する。

さらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子に転送された光電荷から得られた電圧信号と、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号との差分を取るノイズキャンセル手段をさらに有する。

またさらに好適には、前記フローティングディフュージョンおよび前記蓄積容量素子のリセットレベルの電圧信号を記憶する記憶手段をさらに有する。

# $[0\ 0\ 2\ 1\ ]$

上記の本発明の固体撮像装置は、好適には、前記フォトダイオード内の光電荷を転送する第1電荷結合転送路が前記フォトダイオードに接続して形成され、前記蓄積容量素子が 隣接する画素間で接続されて、前記第1電荷結合転送路とは別に前記蓄積容量素子内の光 電荷を転送する第2電荷結合転送路を構成する。

あるいは、好適には、前記フォトダイオードに接続して形成され、前記フォトダイオード内の光電荷を転送する電荷結合転送路と、前記蓄積容量素子に接続して形成され、前記蓄積容量素子内の光電荷を排出するためのリセットトランジスタと、前記蓄積容量素子内の光電荷を電圧信号に増幅変換する増幅トランジスタと、前記増幅トランジスタに接続して形成され、前記画素を選択するための選択トランジスタとをさらに有する。

# [0022]

上記の本発明の固体撮像装置は、好適には、前記画素を構成するトランジスタがnチャネルMOSトランジスタである。あるいは好適には、前記画素を構成するトランジスタがpチャネルMOSトランジスタである。

## [0023]

また、上記の目的を達成するため、本発明のラインセンサは、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子とを有する画素が直線状に複数個集積されてなる。

#### $[0\ 0\ 2\ 4]$

上記の本発明のラインセンサは、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが、転送トランジスタを介して接続されている構成の画素がライン状に集積されている。

# [0025]

また、上記の目的を達成するため、本発明の光センサは、光を受光して光電荷を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタと、前記フォトダイオードに少なくとも前記転送トランジスタを介して接続して設けられ、蓄積動作時に前記フォトダイオードから溢れる光電荷を少なくとも前記転送トランジスタを通じて蓄積する蓄積容量素子とを有する。

## [0026]

上記の本発明の光センサは、光を受光して光電荷を生成および蓄積するフォトダイオードと、フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが、転送トランジスタを介して接続されている。

# [0027]

上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受光して光電荷

を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよ び蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して 設けられたフローティングディフュージョンと、蓄積動作時に前記フォトダイオードから 溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記 蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合ま たは分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮 像装置の動作方法であって、電荷蓄積前において、前記転送トランジスタをオフとし、前 記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積 容量素子内の光電荷を排出する工程と、前記フローティングディフュージョンと前記蓄積 容量素子のリセットレベルの電圧信号を読み出す工程と、前記フォトダイオードで発生す る光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから 溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子におい て蓄積する工程と、前記蓄積トランジスタをオフとして、前記フローティングディフュー ジョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョ ン内の光電荷を排出する工程と、前記フローティングディフュージョンのリセットレベル の電圧信号を読み出す工程と、前記転送トランジスタをオンとして前記飽和前電荷を前記 フローティングディフュージョンに転送し、前記飽和前電荷の電圧信号を読み出す工程と 、前記蓄積トランジスタをオンとして、前記フローティングディフュージョンと前記蓄積 容量素子のポテンシャルを結合し、前記飽和前電荷と前記過飽和信号を混合し、前記飽和 前電荷と前記過飽和信号の和の電圧信号を読み出す工程とを有する。

#### [0028]

上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジスタをオフとし、蓄積トランジスタをオンとして、フローティングディフュージョンおよび蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子のリセットレベルの電圧信号を読み出す。

次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄積し、フォトダイオードから溢れる過飽和電荷をフローティングディフュージョンおよび蓄積容量素子において蓄積する。

次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを分割し、フローティングディフュージョン内の光電荷を排出し、フローティングディフュージョンのリセットレベルの電圧信号を読み出す。

次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに 転送し、飽和前電荷の電圧信号を読み出す。

次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを結合し、飽和前電荷と過飽和信号を混合し、飽和前電荷と過飽和信号 の和の電圧信号を読み出す。

#### [0029]

上記の本発明の固体撮像装置の動作方法は、好適には、前記飽和前電荷の電圧信号と前記フローティングディフュージョンのリセットレベルの電圧信号の差分を取って前記飽和前電荷の電圧信号をノイズキャンセルする工程と、前記飽和前電荷と前記過飽和信号の和の電圧信号と前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号の差分を取って前記飽和前電荷と前記過飽和信号の和の電圧信号をノイズキャンセルする工程と、前記飽和前電荷の電圧信号と実質的に同じゲインとなるように、前記飽和前電荷と前記過飽和信号の和の電圧信号と実質的に同じゲインとなるように、前記飽和前電荷と前記過飽和信号の和の電圧信号のゲインを調整する工程と、基準電圧と比較して、ノイズキャンセルされた前記飽和前電荷と前記過飽和信号の和の電圧信号のいずれかを選択する工程とをさらに有する。

# [0030]

上記の本発明の固体撮像装置の動作方法は、好適には、前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから

溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程において、前記転送トランジスタ部分のポテンシャルが、前記転送トランジスタを完全にオフとするレベルまたはそれよりも低いレベルになるように調節する。

# [0031]

上記の目的を達成するため、本発明の固体撮像装置の動作方法は、光を受光して光電荷 を生成および蓄積するフォトダイオードと、前記光電荷を転送する転送トランジスタおよ び蓄積トランジスタと、前記転送トランジスタを介して前記フォトダイオードに接続して 設けられたフローティングディフュージョンと、蓄積動作時に前記フォトダイオードから 溢れる光電荷を前記転送トランジスタおよび前記蓄積トランジスタを通じて蓄積し、前記 蓄積トランジスタにより前記フローティングディフュージョンとのポテンシャルの結合ま たは分割が制御される蓄積容量素子とを有する画素がアレイ状に複数個集積された固体撮 像装置の動作方法であって、電荷蓄積前において、前記転送トランジスタをオフとし、前 記蓄積トランジスタをオンとして、前記フローティングディフュージョンおよび前記蓄積 容量素子内の光電荷を排出する工程と、前記フローティングディフュージョンと前記蓄積 容量素子のリセットレベルの電圧信号を読み出す工程と、前記フォトダイオードで発生す る光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから 溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子におい て蓄積する工程と、前記蓄積トランジスタをオフとして、前記フローティングディフュー ジョンと前記蓄積容量素子のポテンシャルを分割し、前記フローティングディフュージョ ンの前記飽和前電荷の転送前レベルの電圧信号を読み出す工程と、前記転送トランジスタ をオンとして前記飽和前電荷を前記フローティングディフュージョンに転送し、前記飽和 前電荷の転送後レベルの電圧信号を読み出す工程と、前記蓄積トランジスタをオンとして 、前記フローティングディフュージョンと前記蓄積容量素子のポテンシャルを結合し、前 記飽和前電荷と前記過飽和信号を混合し、前記飽和前電荷と前記過飽和信号の和の電圧信 号を読み出す工程とを有する。

# [0032]

上記の本発明の固体撮像装置の動作方法は、電荷蓄積前において、転送トランジスタをオフとし、蓄積トランジスタをオンとして、フローティングディフュージョンおよび蓄積容量素子内の光電荷を排出し、フローティングディフュージョンと蓄積容量素子のリセットレベルの電圧信号を読み出す。

次に、フォトダイオードで発生する光電荷のうち飽和前電荷をフォトダイオードに蓄積 し、フォトダイオードから溢れる過飽和電荷をフローティングディフュージョンおよび蓄 積容量素子において蓄積する。

次に、蓄積トランジスタをオフとして、フローティングディフュージョンと蓄積容量素 子のポテンシャルを分割し、飽和前電荷の転送前レベルの電圧信号を読み出す。

次に、転送トランジスタをオンとして飽和前電荷をフローティングディフュージョンに 転送し、飽和前電荷の転送後レベルの電圧信号を読み出す。

次に、蓄積トランジスタをオンとして、フローティングディフュージョンと蓄積容量素子のポテンシャルを結合し、飽和前電荷と過飽和信号を混合し、飽和前電荷と過飽和信号 の和の電圧信号を読み出す。

# [0033]

上記の本発明の固体撮像装置の動作方法は、好適には、前記飽和前電荷の転送後レベルの電圧信号と前記飽和前信号の転送前レベルの電圧信号の差分を取って前記飽和前電荷の電圧信号をノイズキャンセルする工程と、前記飽和前電荷と前記過飽和信号の和の電圧信号と前記フローティングディフュージョンと前記蓄積容量素子のリセットレベルの電圧信号の差分を取って前記飽和前電荷と前記過飽和信号の和の電圧信号をノイズキャンセルする工程と、前記飽和前電荷の電圧信号と実質的に同じゲインとなるように、前記飽和前電荷と前記過飽和信号の和の電圧信号のゲインを調整する工程と、基準電圧と比較して、ノイズキャンセルされた前記飽和前電荷の電圧信号と、ノイズキャンセルされた前記飽和前電荷と前記過飽和信号の和の電圧信号のいずれかを選択する工程とをさらに有する。

# [0034]

上記の本発明の固体撮像装置の動作方法は、好適には、前記フォトダイオードで発生する光電荷のうち飽和前電荷を前記フォトダイオードに蓄積し、前記フォトダイオードから溢れる過飽和電荷を前記フローティングディフュージョンおよび前記蓄積容量素子において蓄積する工程において、前記転送トランジスタ部分のポテンシャルが、前記転送トランジスタを完全にオフとするレベルまたはそれよりも低いレベルになるように調節する。

# 【発明の効果】

# [0035]

本発明の固体撮像装置によれば、光を受光して光電荷を生成および蓄積するフォトダイオードによる低照度撮像において高感度高S/N比を維持し、さらに蓄積容量素子によりフォトダイオードから溢れる光電荷を蓄積することで高照度撮像における撮像を行って広ダイナミックレンジ化することができる。

# [0036]

本発明のラインセンサによれば、高感度高S/N比を維持したままで、広ダイナミックレンジ化することができる。

# [0037]

本発明の光センサによれば、高感度高S/N比を維持したままで、広ダイナミックレンジ化することができる。

## [0038]

本発明の固体撮像装置の動作方法によれば、高感度高S/N比を維持したままで、広ダイナミックレンジ化することができる。

# 【発明を実施するための最良の形態】

# [0039]

以下に、本発明の固体撮像装置の実施の形態について、図面を参照して説明する。

# [0040]

#### 第1実施形態

本実施形態に係る固体撮像装置はCMOSイメージセンサであり、図1は1画素(ピクセル)分の等価回路図である。

各画素は、光を受光して光電荷を生成および蓄積するフォトダイオードPD、フォトダイオードPDからの光電荷を転送する転送トランジスタTrl、転送トランジスタTrlを通じて光電荷が転送されるフローティングディフュージョンFD、蓄積動作時に前記フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子 $C_S$ 、フローティングディフュージョンFDと蓄積容量素子 $C_S$ のポテンシャルを結合または分割する蓄積トランジスタTr2、フローティングディフュージョンFD内の光電荷を排出するためのリセットトランジスタTr3、フローティングディフュージョンFD内の光電荷を電圧信号に増幅変換する増幅トランジスタTr4、および、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタTr5から構成されており、いわゆる5トランジスタ型のCMOSイメージセンサである。例えば、上記の5つのトランジスタはいずれもCMOSトランジスタからなる。

# [0041]

本実施形態に係るСМОSイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタTrl、蓄積トランジスタTr2、リセットトランジスタTr3のゲート電極に、 $\phi_{\uparrow}$ 、 $\phi_{S}$ 、 $\phi_{R}$ の各駆動ラインが接続され、また、選択トランジスタTr5のゲート電極には行シフトレジスタから駆動される画素選択ラインSL( $\phi_{X}$ )が接続され、さらに、選択トランジスタTr5の出力側ソース・ドレインに出力ラインoutが接続され、列シフトレジスタにより制御されて出力される。

選択トランジスタT $\mathbf{r}$  5 ,駆動ライン $\phi$   $\mathbf{X}$ については、画素の選択、非選択動作ができるように、フローティングディフュージョン $\mathbf{F}$  Dの電圧を適宜な値に固定できればよいから、それらを省略することも可能である。

# [0042]

図 2 (A) は、本実施形態に係る CMOS イメージセンサの各画素の一部(フォトダイオード PD、転送トランジスタTr1、フローティングディフュージョン FD、蓄積トランジスタTr2 および蓄積容量素子 Cs に相当する模式的断面図である。

例えば、n型シリコン半導体基板(n-sub)10にp型ウェル(p-well)11が形成されており、各画素および蓄積容量素子 $C_S$ 領域を区分するL0 C0 S法などによる素子分離絶縁膜(20,21,22)が形成され、さらに画素を分離する素子分離絶縁膜20の下方に相当するp型ウェル11中には、p+型分離領域12が形成されている

p型ウェル 1 1 に中に n 型半導体領域 1 3 が形成され、その表層に p + 型半導体領域 1 4 が形成され、この p n 接合により電荷転送埋め込み型のフォトダイオード P D が構成されている。 p n 接合に適当なバイアスを印加して発生させた空乏層中に光し T が入射すると、光電効果により光電荷が生じる。

# [0043]

n型半導体領域 1 3 の端部において p <sup>+</sup>型半導体領域 1 4 よりはみ出して形成された領域があり、この領域から所定の距離を離間して p 型ウェル 1 1 の表層にフローティングディフュージョン F D となる n <sup>+</sup>型半導体領域 1 5 が形成され、さらにこの領域から所定の距離を離間して p 型ウェル 1 1 の表層に n <sup>+</sup>型半導体領域 1 6 が形成されている。

ここで、n型半導体領域 1 3 2 n  $^+$ 型半導体領域 1 5 に係る領域において、p 型ウェル 1 1 上面に酸化シリコンなどからなるゲート絶縁膜 2 3 を介してポリシリコンなどからなるゲート電極 3 0 が形成され、n 型半導体領域 1 3 2 n  $^+$ 型半導体領域 1 5 をソース・ドレインとし、p 型ウェル 1 1 の表層にチャネル形成領域を有する転送トランジスタT r 1 が構成されている。

また、 $\mathbf{n}^+$ 型半導体領域 1 5 と  $\mathbf{n}^+$ 型半導体領域 1 6 に係る領域において、 $\mathbf{p}$  型ウェル 1 1 上面に酸化シリコンなどからなるゲート絶縁膜 2 4 を介してポリシリコンなどからなるゲート電極 3 1 が形成され、 $\mathbf{n}^+$ 型半導体領域 1 5 と  $\mathbf{n}^+$ 型半導体領域 1 6 をソース・ドレインとし、 $\mathbf{p}$  型ウェル 1 1 の表層にチャネル形成領域を有する蓄積トランジスタ $\mathbf{T}$   $\mathbf{r}$  2 が構成されている。

また、素子分離絶縁膜(21,22)で区分された領域において、p型ウェル11の表層に下部電極となるp+型半導体領域17が形成されており、この上層に酸化シリコンなどからなる容量絶縁膜25を介してポリシリコンなどからなる上部電極32が形成されており、これらから蓄積容量素子 $C_S$ が構成されている。

## [0044]

転送トランジスタTrl、蓄積トランジスタTr2および蓄積容量素子 $C_S$ を被覆して、酸化シリコンなどからなる絶縁膜が形成されており、 $n^+$ 型半導体領域15、 $n^+$ 型半導体領域16および上部電極32に達する開口部が形成され、 $n^+$ 型半導体領域15に接続する配線33と、 $n^+$ 型半導体領域16および上部電極32を接続する配線34がそれぞれ形成されている。

また、転送トランジスタTrlのゲート電極30には駆動ライン $\phi$ ↑が接続して設けられており、また、蓄積トランジスタTr2のゲート電極31には駆動ライン $\phi$ 5が接続して設けられている。

## [0045]

上記の他の要素であるリセットトランジスタTr3、増幅トランジスタTr4、選択トランジスタTr5、各駆動ライン( $\phi_T$ ,  $\phi_S$ ,  $\phi_R$ ,  $\phi_X$ )および出力ラインoutについては、例之ば配線33が不図示の増幅トランジスタTr4に接続されるなど、図1の等価回路図に示す構成となるように、図2(A)に示す半導体基板10上の不図示の領域において構成されている。

## [0046]

図 2 (B) は上記のフォトダイオード P D、転送トランジスタ T r 1、フローティングディフュージョン F D、蓄積トランジスタ T r 2 および蓄積容量素子 C cに相当する模式

的なポテンシャル図である。

フォトダイオード P D は相対的に浅いポテンシャルの容量  $C_{PD}$ を構成し、フローティングディフュージョン F D および蓄積容量素子  $C_S$  は相対的に深いポテンシャルの容量( $C_F$ D、 $C_S$ )を構成する。

ここで、転送トランジスタTr 1 および蓄積トランジスタTr 2 はトランジスタのon / of fに応じて 2 準位を取りうる。

# [0047]

図1の等価回路図、図2(A)の断面図および図2(B)のポテンシャル図で説明される本実施形態のCMOSイメージセンサの駆動方法について説明する。

図3(A)は駆動ライン( $\phi_T$ ,  $\phi_S$ ,  $\phi_R$ )に印加する電圧を、on/offの2準位、 $\phi_T$ についてはさらに( $+\alpha$ )で示す準位を加えた3準位で示したタイミングチャートである。

駆動ライン $\phi$  Tに印加する電圧はON/OFFの2準位でもよいが、本例の如く3準位とした方がフォトダイオードPDから溢れ出た電荷をより効率的にフローティングディフュージョンFDと蓄積容量素子Csに捕獲して蓄積することができる。

図3(B)および(C)はそれぞれ上記のタイミングにおけるフォトダイオード P D、フローティングディフュージョン F D および蓄積容量素子 C  $_S$ から構成される容量(C  $_{PD}$  , C  $_{FD}$  , C  $_S$  ) の電位(V  $_{PD}$  , V  $_{CS}$  ) の変化を示すグラフであり、図3(B)はフォトダイオード P D で生成される光電子が C  $_{PD}$  を飽和させる量以下であるような光量のときであり、図3(C)は C  $_{PD}$  を飽和させる量以上であるような光量のときである。

# [0048]

また、 $\ \ \, \boxtimes \ 4$  (A)  $\ \ \sim$  (D) および $\ \ \, \boxtimes \ 5$  (E)  $\ \ \sim$  (H) はタイミングチャートの各タイミングにおけるポテンシャル図に相当する。

# [0049]

まず、 $\phi_T$ をoff、 $\phi_S$ をonとした状態で $\phi_R$ をonとして、前フィールドで生じた光電荷を全て排出してリセットしておき、時刻 $T_I$ において次のフィールドが始まるとともに、 $\phi_R$ をoffとする。

ノイズN  $_2$  を読み出して後述のフレームメモリ(記憶手段)に蓄積しておき、画像信号生成時にそのノイズN  $_2$  を利用する方法が最もS/N比をよくできる動作方法であるが、過飽和時には、飽和前電荷+過飽和電荷に比べてノイズN  $_2$  が十分に小さいので、ノイズN  $_2$  に代えて後述のノイズN  $_1$  を用いてもよい。また、現フレームのノイズN  $_2$  に代えて、次のフレームのノイズN  $_2$  を用いてもよい。

# [0050]

次に、蓄積時間  $T_{LT}$ の間、フォトダイオード P D において生成される光電荷を蓄積する。このとき、 $\phi_T$  については( $+\alpha$ )準位として  $C_{PD}$  と  $C_{FD}$  間の障壁をわずかに下げておく。

図3(B)に示すように、光電荷は、まず $C_{PD}$ に蓄積していき、これに伴って $C_{PD}$ の電位  $V_{PD}$ が徐々に下がっていく。光電子が $C_{PD}$ を飽和させる量以下である場合には、 $C_{PD}$ の電位  $V_{PD}$ が変化するのみで、 $C_{FD}$ と $C_{S}$ の電位( $V_{FD}$ , $V_{CS}$ )は変化しない。

一方、光電子が  $C_{PD}$  を飽和させる量以上である場合には、 $\phi_T$  を( $+\alpha$ )準位としてわずかに下げられた障壁を乗り越えて光電荷が  $C_{PD}$  から溢れ、この画素の  $C_{FD}+C_S$  に選択的に蓄積されていく。このとき、図 3 (C)に示すように、 $C_{PD}$  が飽和する直前までは  $C_{PD}$  の電位  $V_{PD}$  が徐々に下がり、 $C_{FD}$  と  $C_S$  の電位( $V_{FD}$  , $V_{CS}$ )は変化しないが、 $C_{PD}$  が飽和する直後から  $C_{PD}$  の電位  $V_{PD}$  が一定となり、 $C_{FD}$  と  $C_S$  の電位( $V_{FD}$  , $V_{CS}$ )が徐々に下がっていく。

# [0051]

このようにして、光電子がフォトダイオード P D を飽和させる量以下である場合には C PDのみに光電荷が蓄積し、光電子がフォトダイオード P D を飽和させる量以上である場合には C PDに加えて C FD と C Sにも光電荷が蓄積する。

図4(B)は、 $C_{PD}$ が飽和しており、 $C_{PD}$ に飽和前電荷  $Q_B$ が蓄積し、 $C_{FD}$ と $C_S$ に過飽和電荷  $Q_A$ が蓄積している状態を示す。

# [0052]

次に、蓄積時間  $T_{LT}$ の終了時に $\phi_T$ を( $+\alpha$ )準位から o f f に戻し、さらに $\phi_S$ を o f f として、図 4 ( C )に示すように、 $C_{FD}$ と  $C_S$ のポテンシャルを分割する。

次に、 $\phi_R$ をonにして、図4(D)に示すように、 $C_{FD}$ 中の光電荷を排出してリセットする。

# [0053]

次に、時刻 $T_2$ において、 $\phi_R$ をoffとしてリセットを終了した直後には、図5(E)に示すように、k T C J イズが $C_{FD}$ に新たに発生する。ここで、この $C_{FD}$ のリセットレベルの信号をJ イズ $N_1$ として読み出す。

# $[0\ 0\ 5\ 4]$

次に、 $\phi_T$ をonとして、図5(F)に示すように、 $C_{PD}$ 中の飽和前電荷 $Q_B$ を $C_{FD}$ に転送する。ここで、 $C_{PD}$ のポテンシャルが $C_{FD}$ よりも浅く、転送トランジスタの準位が $C_{PD}$ より深くなっているので、 $C_{PD}$ 中にあった飽和前電荷 $Q_B$ を全て $C_{FD}$ に転送する完全電荷転送を実現できる。

# [0055]

次に、 $\phi_S$ をonとし、続いて $\phi_T$ をonとすることで $C_{FD}$ と $C_S$ のポテンシャルを結合させ、 $\$ 05(G)に示すように、 $C_{FD}$ 中の飽和前電荷 $Q_B$ と $C_S$ 中の過飽和電荷 $Q_A$ を混合する。

ここで、時刻  $T_4$ において  $\phi_1$ を o f f に戻し、 $C_{FD}+C_S$ に広がる飽和前電荷  $Q_B$ +過飽和電荷  $Q_A$ から飽和前電荷信号  $S_1$ と過飽和電荷信号  $S_2$ の和の信号を読み出す。但し、ここでは  $C_{FD}+C_S$  ノイズが乗っており、さらに  $C_{FD}+C_S$  に広がった電荷から読み取っていることから、実際に読みだされるのは  $S_1$  '+  $S_2$  '+  $N_2$  ( $S_1$  'と $S_2$  'はそれぞれ  $C_{FD}$  と  $C_S$  の容量比率によって縮小変調された  $S_1$  と  $S_2$  の値)となる。 図  $S_1$  ( $S_2$  )は、  $S_3$  ( $S_4$  )を  $S_4$  ( $S_4$  )。  $S_4$  )  $S_4$  ) S

# [0056]

次に、上記のように $\phi_T$ をoff、 $\phi_S$ をonとした状態で $\phi_R$ をonとして、このフィールドで生じた光電荷を全て排出してリセットしておき、次のフィールドへと移っていく

# [0057]

次に、上記の構成の画素をアレイ状に集積したCMOSイメージセンサ全体の回路構成について説明する。

図6は本実施形態のCMOSイメージセンサの全体の回路構成を示す等価回路図である

複数個(図面上は代表して 4 個)の画素(P i x e 1)がアレイ状に配置されており、各画素(P i x e 1)には行シフトレジスタS R V V で制御された駆動ライン( $\phi_{\Gamma}$ ,  $\phi_{S}$ ,  $\phi_{R}$ ,  $\phi_{V}$ )と、電源 V D D および グラウンド G N D などが接続されている。

各画素(Pixel)からは、列シフトレジスタ $SR^H$ および駆動ライン( $\phi_{S1+N1}$ ,  $\phi_{N1}$ ,  $\phi_{S1'+S2'+N2}$ ,  $\phi_{N2}$ )で制御され、上述のように、飽和前電荷信号( $S_1$ )+ $C_{FD}$ ノイズ( $N_1$ )、 $C_{FD}$ ノイズ( $N_1$ )、変調された飽和前電荷信号( $S_1$ ')+変調された過飽和電荷信号( $S_2$ ')+ $C_{FD}$ + $C_S$ ノイズ( $N_2$ )および $C_{FD}$ + $C_S$ ノイズ( $N_2$ )の4 つの値がそれぞれのタイミングで各出力ラインに出力される。

ここで、飽和前電荷信号( $S_1$ )+ $C_{FD}$ ノイズ( $N_1$ )と $C_{FD}$ ノイズ( $N_1$ )の各出力端部分 $C_1$  は、以下に説明するようにこれらの差分を取ることから、差動アンプ $D_1$  C 1 を含む回路  $C_1$  で  $C_1$  を  $C_1$  を

# [0058]

図 7 は、上記のように出力された飽和前電荷信号( $S_1$ )+  $C_{FD}$ ノイズ( $N_1$ )、 $C_{FD}$ ノイズ( $N_1$ )、変調された飽和前電荷信号( $S_1$ ')+ 変調された過飽和電荷信号( $S_2$ ')+  $C_{FD}$ +  $C_S$ ノイズ( $N_2$ )および  $C_{FD}$ +  $C_S$ ノイズ( $N_2$ )の 4 つの信号の処理を行う回路である。

上記の出力から、飽和前電荷信号( $S_1$ )+ $C_{FD}$ ノイズ( $N_1$ )と $C_{FD}$ ノイズ( $N_1$ )を差動アンプDC1に入力し、これらの差分を取ることで $C_{FD}$ ノイズ( $N_1$ )をキャンセルし、飽和前電荷信号( $S_1$ )が得られる。飽和前電荷信号( $S_1$ )は、必要に応じて設けられるA/DコンバータADC1によりデジタル化してもよく、ADC1を設けずにアナログ信号のままでもよい。

一方、変調された飽和前電荷信号( $S_1$ ')+変調された過飽和電荷信号( $S_2$ ')+ $C_{FD}$ + $C_{S}$ ノイズ( $N_2$ )を差動アンプDC2に入力し、これらの差分を取って $C_{FD}$ + $C_{S}$ ノイズ( $N_2$ )をキャンセルし、さらにアンプAPにより $C_{FD}$ と $C_{S}$ の容量比率によって復元して飽和前電荷信号( $S_1$ )と同じゲインに調整することで、飽和前電荷信号と過飽和電荷信号の和( $S_1$ + $S_2$ )が得られる。 $S_1$ '+ $S_2$ '  $N_2$ 信号と $N_2$ 信号は、差動アンプDC2に入力する前に、必要に応じて設けられるA/DコンバータADC2,3によりそれぞれデジタル化してもよく、あるいはADC2,3を設けずにアナログ信号のまま差動アンプDC2に入力してもよい。

# [0059]

ここで、図3のタイミングチャートに示すように、 $C_{FD}+C_S$ ノイズ( $N_2$ )は他の信号に比べて相対的に早く取得されるので、他の信号が取得されるまで記憶手段であるフレームメモリFMに一旦格納しておき、他の信号が取得されるタイミングでフレームメモリFMから読みだし、以下の処理を行うようにする。

# [0060]

上記の変調された飽和前電荷信号( $S_1$ ')+変調された過飽和電荷信号( $S_2$ ')の復元について説明する。

 $S_1$ 、 $S_2$ 、 $\alpha$ ( $C_{FD}$ から $C_{FD}$ + $C_S$ への電荷分配比)および $\beta$ ( $C_S$ から $C_{FD}$ + $C_S$ への電荷分配比)は以下の数式により表される。

# $[0\ 0\ 6\ 1]$

$$S_1' = S_1 \times \alpha$$
 (1)  
 $S_2' = S_2 \times \alpha \times \beta$  (2)

 $\alpha = C_{FD} / (C_{FD} + C_S)$  (3)

 $\beta = C_S / (C_{FD} + C_S) \tag{4}$ 

# [0062]

従って、 $C_{FD}$ と $C_{S}$ の値から上記式(3)および(4)より $\alpha$ および $\beta$ を求め、それを上記式(1)および(2)に代入することで、 $S_1+S_2$ に復元し、別途取得された $S_1$ と同じゲインに調整することができる。

# [0063]

次に、図7に示すように、上記のように得られた $S_1$ と $S_1$ + $S_2$ のどちらか一方を選択して最終的な出力とする。

即ち、 $S_1$ から $V_0$ を引いて負となれば、即ち、 $S_1$ が $V_0$ よりも小さければ、フォトダイオードPDは飽和していないと判断され、 $S_1$ が出力される。

逆に、 $S_1$ から $V_0$ を引いて正となれば、即ち、 $S_1$ が $V_0$ よりも大きければ、フォトダイ

オードPDは飽和していると判断され、S1+S2が出力される。

# [0064]

例えば、この出力までをCMOSイメージセンサチップCH上に形成し、差動アンプDC1およびフレームメモリFM以降の回路を外付けで実現する。また、上記のように差動アンプDC1についてはCMOSイメージセンサチップCH上に形成してもよい。

また、差動アンプDC1およびフレームメモリFM以降の回路については、取り扱うアナログデータが大きくなることから、差動アンプDC1およびフレームメモリFMに入力する前にA/D変換を行い、差動アンプDC1およびフレームメモリFM以降をデジタル処理することが好ましい。この場合、用いるA/Dコンバータの入力レンジに合わせて、予め不図示のアンプにより増幅しておくことが好ましい。

# [0065]

上記のように、本実施形態のCMOSイメージセンサにおいては、Iつの画素あたり、Iフィールド毎に、飽和前電荷信号( $S_I$ )と飽和前電荷信号と過飽和電荷信号の和( $S_I$ + $S_I$ 2)のI2つの信号が得られることになり、実際にフォトダイオードI1 I1 I2 I2 のどちらかを選択 することになる。

# [0066]

図8(A)は上記のようにして容量 $C_{FD}$ を用いたときに得られる電荷数を相対光量に対してプロットした図であり、これは信号 $S_{\perp}$ に相当する。一方、図8(B)は容量 $C_{FD}$ +  $C_{S}$ を用いたときに得られる電荷数を相対光量に対してプロットした図であり、これは信号 $S_{\perp}$ +  $S_{2}$ に相当する。

例えば、基準電位 $V_{\emptyset}$ (例えば0. 3 V)として、これより低照度側では図8 (A)で示される信号 $S_1$ を用い、高照度側では図8 (B)で示される信号 $S_1$ + $S_2$ を用いる。

このとき、両グラフにおいて低照度領域にノイズNioseが現れるが、これは信号 $S_1$ の方が信号 $S_1$ + $S_2$ よりも小さく、低照度側では信号 $S_1$ を採用するのでノイズレベルを高くしてしまうという問題がない。

また、 $C_{FD}$ の飽和電位は画素毎にばらつきを有しており、電荷数で $1 \times 10^4 \sim 2 \times 10^4$ 程度でばらついているが、この領域に入る前に $C_{FD}+C_S$ を用いた信号 $S_1+S_2$ に切り換えてしまうので、 $C_{FD}$ の飽和電位のばらつきの影響を受けないで済むという利点がある

また、例え基準電位  $V_0$  がばらついても、基準電位の近傍一帯で  $C_{FD}$ の電荷数  $E_{C_{FD}}$  +  $C_{S}$ の電荷数は一致するので、基準電位付近においては、信号  $S_1$  を用いても、信号  $S_1$  +  $S_2$  を用いても、問題はない。

#### $[0\ 0\ 6\ 7]$

図8(C)は、図8(A)に示す容量 $C_{FD}$ を用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットしたグラフ( $C_{FD}$ と表示)と、図8(B)に示す容量 $C_{FD}+C_S$ を用いたときのフローティングディフュージョンの電圧を相対光量に対してプロットしたグラフ( $C_{FD}+C_S$ と表示)を重ねて示した図である。それぞれ、図8(A)と図8(B)に示すグラフを電荷数から電圧に変換したものに対応する。

ただし、容量  $C_{FD}$  +  $C_S$  を用いると、同じ光量を照射して同じ電荷数を得ても  $C_S$  の分容量値が大きくなっているため、変換される電圧はその分低くなる。

例えば、上記のように基準電位 0. 3 V を超えるまでの低照度側では  $C_{FD}$  で表示したグラフの信号  $S_1$  を用い、0. 3 V を超える高照度側では、 $C_{FD}$  +  $C_S$  と表示したグラフの信号  $S_1$  +  $S_2$  に切り替えて用いる。

# [0068]

本実施形態のCMOSイメージセンサの構成と上記の動作方法によれば、それぞれノイズをキャンセルして得られた飽和前電荷信号( $S_1$ )と飽和前電荷信号と過飽和電荷信号の和 ( $S_1+S_2$ ) の 2 つの信号から、フォトダイオード PD ( $C_{PD}$ ) が飽和していなければ飽和前電荷信号( $S_1$ )を採用し、飽和していれば飽和前電荷信号と過飽和電荷信号の和 ( $S_1+S_2$ ) を採用する。

## [0069]

本実施形態のCMOSイメージセンサは、上記のように低照度側の感度を下げずに高照度側の感度を上げて広ダイナミックレンジ化を図るほか、電源電圧を通常用いられている範囲から上げないので将来のイメージセンサの微細化に対応することができる。

素子の追加は極小に抑えられており、画素サイズの拡大を招くことはない。

さらに、従来の広ダイナミックレンジ化を実現するイメージセンサのように高照度側と 低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に蓄積し ているので、動画の撮像にも対応することができる。

また、フローティグディフュージョンFDのリーク電流(FDリーク)についても、本実施形態のイメージセンサでは $C_{FD}$ + $C_{S}$ の最小信号が過飽和電荷+フォトダイオードPDからの飽和電荷となってFDリークの電荷よりも大きな電荷量を取り扱うようになるので、FDリークの影響を受け難いという利点がある。

## [0070]

# 第2実施形態

本実施形態は、第1実施形態に係るCMOSイメージセンサの画素の回路構成を変形した形態である。

図9(A)は本実施形態のCMOSイメージセンサの1例の1画素(ピクセル)分の等価回路図である。実質的に図1の等価回路図と同様であるが、増幅トランジスタTr4および選択トランジスタTr5の接続が異なり、選択トランジスタTr5を増幅トランジスタTr4の上段側に配置し、増幅トランジスタTr4の出力を出力ラインoutに接続した形態である。

このような接続とすることで、増幅トランジスタTr4のアンプのゲインを上げることが可能となる。

# $[0 \ 0 \ 7 \ 1]$

また、図9(B)は本実施形態のCMOSイメージセンサの他の例の1画素分の等価回路図である。実質的に図1の等価回路図と同様であるが、転送トランジスタTr1、蓄積トランジスタTr2、リセットトランジスタTr3、増幅トランジスタTr4、選択トランジスタTr5の5つのトランジスタについて、nチャネルMOSトランジスタをpチャネルMOSトランジスタで置き換えた構成である。

これにより、ホールの完全電荷転送型のイメージセンサを実現でき、例えばシリコン基板としてp型を用いた場合などに好適である。

## [0072]

他の構成は第1実施形態に係るCMOSイメージセンサと同様の構成とすることができる。

本実施形態に係るCMOSイメージセンサによれば、第1実施形態と同様に、フォトダイオードPDが飽和していない低照度撮像においてはノイズをキャンセルして得た飽和前電荷信号により高感度、高S/N比を維持することができ、さらにフォトダイオードPDが飽和した高照度撮像においては、フォトダイオードから溢れる光電荷を蓄積容量素子により蓄積してこれを取り入れ、上記同様にノイズをキャンセルして得た信号(飽和前電荷信号と過飽和電荷信号の和)により、高S/Nを維持して、高照度側に広ダイナミックレンジ化を実現できる。

# [0073]

# 第3実施形態

本実施形態に係る固体撮像装置はCCDイメージセンサである。

図10(A)は本実施形態のCCDイメージセンサの1例の1画素分の等価回路図である。

即ち、 $\phi_{V1}$ と $\phi_{V2}$ の2相駆動する第1の電荷結合転送路CCD1と第2の電荷結合転送路CCD2が垂直方向に延伸して配置され、フォトダイオードPDは第1の電荷結合転送路CCD1に直接接続され、一方、第2の電荷結合転送路CCD2に転送トランジスタTrlを介して接続されている。

ここで、第2の電荷結合転送路CCD2は、フォトダイオードPDが飽和したときにフォトダイオードPDから溢れる光電荷を蓄積する蓄積容量素子Ccとして機能する。

上記の構成のCCDイメージセンサにおいては、低照度側の飽和前信号を第1の電荷結合転送路CCD1により転送してCCDの駆動により読み出し、一方、高照度側の過飽和信号を蓄積容量素子 $C_S$ で蓄積して、蓄積容量素子 $C_S$ が構成する第2の電荷結合転送路CD2の駆動によりそのまま読み出すものである。

低照度側の飽和前信号と、フォトダイオードから溢れる光電荷を蓄積容量素子により蓄積した高照度側の過飽和信号をそれぞれ読み出すことで、高照度側に広ダイナミックレンジ化を実現できる。

# [0074]

図10(B)は本実施形態のCCDイメージセンサの他の例の1画素分の等価回路図である。

第1実施形態のCMOSイメージセンサにおいて、低照度側の飽和前信号を第1の電荷結合転送路CCD1により転送してCCDの駆動により読み出す構成としたものに相当する。高照度側の過飽和信号の読み出しは、第1実施形態のCMOSイメージセンサにおける信号読み出しと同様に行うことができる。

この場合、飽和前信号と過飽和信号を混合する工程が不要となるので、フローティングディフュージョン F D および蓄積容量素子 C S の間の蓄積トランジスタ T r 2 を設けなくてもよくなっている。

低照度側の飽和前信号と、フォトダイオードから溢れる光電荷を蓄積容量素子により蓄積した高照度側の過飽和信号をそれぞれ読み出すことで、高照度側に広ダイナミックレンジ化を実現できる。

# [0075]

#### 第4実施形態

本実施形態は、第1実施形態に係るCMOSイメージセンサの画素の回路構成を変形した形態である。

図11(A)は本実施形態のCMOSイメージセンサの1例の1画素分の等価回路図である。実質的に図1の等価回路図と同様であるが、蓄積容量素子 $C_S$ に蓄積された光電荷を対数変換して読み出す対数変換回路を構成するトランジスタ $T_{r}$ 6~8が追加された形態である。

このように対数変換しながら出力することで、高照度撮像に対応でき、広ダイナミックレンジ化を達成できる。特に、フォトダイオードPDの飽和近傍においては、飽和前信号と過飽和信号を混合することによりS/Nを向上させることができる。

# [0076]

図11(B)は本実施形態のCMOSイメージセンサの他の例の1画素分の等価回路図である。

フォトダイオード P D から溢れる光電荷を対数変換して蓄積容量素子 C  $_S$ に蓄積する対数変換回路を構成するトランジスタ T  $_T$  6 、 7 、 9 、 1 0 が追加された形態である。

このように対数変換しながら出力することで、高照度撮像に対応でき、広ダイナミックレンジ化を達成できる。特に、対数変換して蓄積容量素子Cgが小さくても広ダイナミックレンジ化に寄与することができる。

# [0077]

# 第5実施形態

本実施形態に係る固体撮像装置は第1実施形態と同様のCMOSイメージセンサであり

、図12は1画素(ピクセル)分の等価回路図である。

各画素は、光を受光して光電荷を生成および蓄積するフォトダイオードPD、フォトダイオードPDからの光電荷を転送する転送トランジスタTr1、転送トランジスタTr1を通じて光電荷が転送されるフローティングディフュージョンFD、蓄積動作時に前記フォトダイオードから溢れる光電荷を蓄積する蓄積容量素子 $C_S$ 、フローティングディフュージョンFDと蓄積容量素子 $C_S$ のボテンシャルを結合または分割する蓄積トランジスタTr2、蓄積容量素子 $C_S$ に直接接続し、蓄積トランジスタTr2を介してフローティングディフュージョンFDに接続して形成され、蓄積容量素子 $C_S$ およびフローティングディフュージョンFD内の光電荷を排出するためのリセットトランジスタTr3、フローティングディフュージョンFD内の光電荷を電圧信号に増幅変換する増幅トランジスタTr4、および、増幅トランジスタに接続して形成され、画素を選択するための選択トランジスタTr5から構成されており、いわゆる5トランジスタ型の $C_S$ ののスターンである。例えば、上記の5つのトランジスタはいずれも $S_S$ のののトランジスタからなる。

# [0078]

本実施形態に係るСМОSイメージセンサは、上記の構成の画素がアレイ状に複数個集積されており、各画素において、転送トランジスタTrl、蓄積トランジスタTr2、リセットトランジスタTr3のゲート電極に、 $\phi_T$ 、 $\phi_S$ 、 $\phi_R$ の各駆動ラインが接続され、また、選択トランジスタTr5のゲート電極には行シフトレジスタから駆動される画素選択ラインSL( $\phi_X$ )が接続され、さらに、選択トランジスタTr5の出力側ソース・ドレインに出力ラインoutが接続され、列シフトレジスタにより制御されて出力される。

選択トランジスタT r 5 ,駆動ライン $\phi$   $\chi$  については、画素の選択、非選択動作ができるように、フローティングディフュージョンF D の電圧を適宜な値に固定できればよいから、それらを省略することも可能である。

# [0079]

図 1 3 は上記のフォトダイオード P D 、転送トランジスタ T r 1 、フローティングディフュージョン F D 、蓄積トランジスタ T r 2 および蓄積容量素子 C S に相当する模式的なポテンシャル図である。

フォトダイオード P D は相対的に浅いポテンシャルの容量  $C_{PD}$  を構成し、フローティングディフュージョン F D および蓄積容量素子  $C_S$  は相対的に深いポテンシャルの容量( $C_F$  D、 $C_S$ )を構成する。

ここで、転送トランジスタT r 1 および蓄積トランジスタT r 2 はトランジスタの o n / o f f に応じて 2 準位を取りうる。

## [0080]

図12の等価回路図と図13のポテンシャル図で説明される本実施形態のCMOSイメージセンサの駆動方法について説明する。

駆動ライン $\phi$ Tに印加する電圧はON/OFFの2準位でもよいが、本例の如く3準位とした方がフォトダイオードPDから溢れ出た電荷をより効率的にフローティングディフュージョンFDと蓄積容量素子Csに捕獲して蓄積することができる。

## [0081]

# [0082]

まず、1つのフィールド(1F)の始まりにおいて、 $\phi_{\Gamma}$ をoff、 $\phi_{S}$ をonとした状態で $\phi_{R}$ をonとして、前フィールドで生じた光電荷を全て排出してリセットし、時刻 $T_1$ において $\phi_{R}$ をoffとする。

このとき、図15(A)に示すように、 $\phi_S$ がonとなっているので $C_{FD}$ と $C_S$ が結合し

た状態となっており、リセット直後にはリセット動作に伴ういわゆるkTC ノイズが $C_{FD}+C_S$ に発生する。ここで、この $C_{FD}+C_S$ のリセットレベルの信号をノイズ $N_2$ として読み出す。

# [0083]

次に、蓄積時間  $T_{LT}$ の間、フォトダイオード P D において生成される光電荷を蓄積する。このとき、 $\phi_T$  については( $+\alpha$ )準位として  $C_{PD}$  と  $C_{FD}$  間の障壁をわずかに下げておく。

電荷の蓄積が開始すると、光電荷はまず  $C_{PD}$  に蓄積していき、光電子が  $C_{PD}$  を飽和させる量以上である場合には、図 1 5 (B) に示すように、 $\phi_T$  を  $(+\alpha)$  準位としてわずかに下げられた障壁を乗り越えて光電荷が  $C_{PD}$  から溢れ、この画素の  $C_{FD}$  +  $C_S$  に選択的に蓄積されていく。

このようにして、光電子がフォトダイオード P D を飽和させる量以下である場合には C PDのみに光電荷が蓄積し、光電子がフォトダイオード P D を飽和させる量以上である場合には C PDに加えて C FDと C Sにも光電荷が蓄積する。

# [0084]

次に、蓄積時間  $T_{LT}$ の終了時に $\phi_T$ を( $+\alpha$ )準位からoffに戻し、さらに時刻  $T_2$ において、 $\phi_S$ をoffとして、図 1 5 (C)に示すように、 $C_{FD}$ と $C_S$ のポテンシャルを分割する。このとき、過飽和電荷  $Q_A$ が $C_{FD}$ と $C_S$ の容量比に応じて、 $Q_{A1}$ と $Q_{A2}$ に分割される。ここで、過飽和電荷の一部 $Q_{A1}$ を保持している $C_{FD}$ のレベルの信号をノイズ $N_1$ として読み出す。

# [0085]

次に、 $\phi_T$ をonとして、図16(D)に示すように、 $C_{PD}$ 中の飽和前電荷 $Q_B$ を $C_{FD}$ に転送し、元から $C_{FD}$ に保持されていた過飽和電荷の一部 $Q_{A-1}$ と混合する。

ここで、 $C_{PD}$ のポテンシャルが $C_{FD}$ よりも浅く、転送トランジスタの準位が $C_{PD}$ より深くなっているので、 $C_{PD}$ 中にあった飽和前電荷 $Q_{B}$ を全て $C_{FD}$ に転送する完全電荷転送を実現できる。

次に、時刻  $T_3$ において  $\phi_T$  を o  $f_1$  に戻し、  $C_{FD}$  に転送された飽和前電荷  $Q_B$  から飽和前電荷信号  $S_1$  を読み出す。但し、  $C_{FD}$  には飽和前電荷  $Q_B$  と過飽和電荷の一部  $Q_{A1}$  の電荷が存在しており、実際に読みだされるのは  $S_1$  +  $N_1$  となる。図 1 6 ( D )は、  $\phi_T$  を o  $f_1$  に戻す前の状態を示している。

## [0086]

次に、 $\phi_S$ をonとし、続いて $\phi_T$ をonとすることで $C_{FD}$ と $C_S$ のポテンシャルを結合させ、図16 (E)に示すように、 $C_{FD}$ 中の飽和前電荷 $Q_B$ と過飽和電荷の一部 $Q_{A1}$ の和の電荷と、 $C_S$ 中の過飽和電荷の一部 $Q_{A2}$ を混合する。過飽和電荷の一部 $Q_{A1}$ と過飽和電荷の一部 $Q_{A2}$ との和は分割前の過飽和電荷 $Q_A$ に相当するので、 $C_{FD}$ と $C_S$ の結合したポテンシャル中に飽和前電荷 $Q_B$ と過飽和電荷 $Q_A$ の和の信号が保持された状態となる。

ここで、時刻  $T_4$ において $\phi_1$ をoffに戻し、 $C_{FD}+C_S$ に広がる飽和前電荷  $Q_B$ +過飽和電荷  $Q_A$ から飽和前電荷信号  $S_1$ と過飽和電荷信号  $S_2$ の和の信号を読み出す。但し、ここでは  $C_{FD}+C_S$  ノイズが乗っており、さらに  $C_{FD}+C_S$  に広がった電荷から読み取っていることから、実際に読みだされるのは  $S_1$  '+  $S_2$  '+  $N_2$  ( $S_1$  'と  $S_2$  'はそれぞれ  $C_{FD}$  と  $C_S$  の容量比率によって縮小変調された  $S_1$  と  $S_2$  の値)となる。 図 1 6 (E) は、 $\phi_1$  を offに戻す前の状態を示している。

# [0087]

以上で1つのフィールド(1 F)が終了し、次のフィールドに移って、 $\phi_{\Gamma}$ をoff、 $\phi_{S}$ をonとした状態で $\phi_{R}$ をonとして、図1 6(F)に示すように、前のフィールドで生じた光電荷を全て排出してリセットする。

## [0088]

上記のようにして得た4つの信号 N $_2$ , N $_1$ , S $_1+N_1$ , S $_1$ '+S $_2$ '+N $_2$ から、第1

実施形態と同様の手順により、飽和前電荷信号( $S_1$ )と飽和前電荷信号と過飽和電荷信号の和( $S_1+S_2$ )を得る。飽和前であるか飽和後であるかによって、いずれかの信号を選択する。

# [0089]

上記の説明においては、ノイズN2を読み出してフレームメモリに蓄積しておき、画像信号生成時にそのノイズN2を利用しているが、過飽和時には飽和前電荷+過飽和電荷に比べてノイズN2が十分に小さいので、現フレームのノイズN2に代えて、次のフレームのノイズN2を用いてもよい。

# $[0 \ 0 \ 9 \ \overline{0}]$

また、214 (B) に示すタイミングチャートに従って駆動させることができる。即ち、214 (A) のタイミングチャートに対して、各フィールドのリセット動作期間中に、47をonとする期間を設けていることが異なる。この場合、270 の電荷まで確実にリセットすることができる。

上記の他、全体の回路構成などは、第1実施形態と同様の構成である。

# [0091]

図17は本実施形態のCMOS固体撮像装置において、プレーナ型蓄積容量素子を採用した場合の約1画素(ピクセル)分のレイアウト図の一例である。

フォトダイオード PD、蓄積容量素子 CS および 5 つのトランジスタ Trl  $\sim$  Tr5 を図のように配置し、さらにトランジスタ Trl  $\sim$  PD とトランジスタ Trl  $\sim$  PD とトランジスタ Trl  $\sim$  PD とトランジスタ Tr4 のゲートを配線 Wlで接続し、さらにトランジスタ Tr2 とトランジスタ Tr3 の間の拡散層と蓄積容量素子 CS の上部電極を配線 W2 で接続して、図13 に示す本実施形態の等価回路図に相当する回路を実現することができる。

このレイアウトにおいて、転送トランジスタTr1のチャネルの幅は、フォトダイオードPD側で広く、フローティングディフュージョンFD側で狭くなるように形成されている。このため、フォトダイオードから溢れた電荷を効率よくフローティングディフュージョン側にオーバーフローさせることができる。一方、フローティングディフュージョンFD側で狭くすることで、フローティングディフュージョンFDの容量を小さくとることができ、フローティングディフュージョンFD中に蓄積した電荷に対する電位の変動幅を大きくとることができる。

## [0092]

本実施形態のCMOSイメージセンサによれば、第1実施形態と同様に、それぞれノイズをキャンセルして得られた飽和前電荷信号( $S_1$ )と飽和前電荷信号と過飽和電荷信号の和( $S_1+S_2$ )の2つの信号から、フォトダイオードPD( $C_{PD}$ )が飽和していなければ飽和前電荷信号( $S_1$ )を採用し、飽和していれば飽和前電荷信号と過飽和電荷信号の和( $S_1+S_2$ )を採用する。

#### [0093]

本実施形態のCMOSイメージセンサは、上記のように低照度側の感度を下げずに高照度側の感度を上げて広ダイナミックレンジ化を図るほか、電源電圧を通常用いられている範囲から上げないので将来のイメージセンサの微細化に対応することができる。

素子の追加は極小に抑えられており、画素サイズの拡大を招くことはない。

さらに、従来の広ダイナミックレンジ化を実現するイメージセンサのように高照度側と 低照度側で蓄積時間を分割しない、即ち、フレームをまたがずに同一の蓄積時間に蓄積し ているので、動画の撮像にも対応することができる。 また、フローティグディフュージョンFDのリーク電流(FDリーク)についても、本実施形態のイメージセンサでは $C_{FD}$ + $C_{S}$ の最小信号が過飽和電荷+フォトダイオードPDからの飽和電荷となってFDリークの電荷よりも大きな電荷量を取り扱うようになるので、FDリークの影響を受け難いという利点がある。

本実施形態のCMOSイメージセンサは、第1実施形態と同様に、PDの飽和バラツキの影響を受けない。

#### [0094]

#### 第6実施形態

本実施形態のCMOSセンサは、上記の第1~第5実施形態のCMOSセンサにおいて、下記の構成とすることによりフローティングディフュージョンのリークを抑制することができるCMOSセンサである。

図18(A)は、本実施形態に係るCMOSセンサのフローティングディフュージョン部分を詳細に示す断面図である。

p型ウェル(p-well)11の活性領域が、LOCOS法による酸化シリコンの素子分離絶縁膜20で分離されており、素子分離絶縁膜20の下方に相当するp型ウェル11中には、 $p^+$ 型分離領域12が形成されている。また、バーズビークと呼ばれるLOCOS素子分離絶縁膜20の端部20aの下方にも、さらなる $p^+$ 型分離領域12aが形成されている。

素子分離絶縁膜20の端部20aから所定の距離を離間して、p型ウェル11の表面に酸化シリコンならなるゲート絶縁膜23を介してポリシリコンのゲート電極30が形成されている。ゲート電極の側部には、例えば窒化シリコンのサイドウォールスペーサ30aが形成されている。

# [0095]

ゲート電極30と素子分離絶縁膜20の間のp型ウェル11の表層に、フローティングディフュージョンFDとなるn<sup>+</sup>型半導体領域15が形成されている。n<sup>+</sup>型半導体領域15は低濃度不純物領域15aと高濃度不純物領域15bからなる。ここで、高濃度不純物領域15bの端部から低濃度不純物領域15aがはみだしている、いわゆるLDD(lightly Doped Drain)構造となっていり、素子分離絶縁膜20の端部20a近傍およびゲート電極30近傍において、低濃度不純物領域15aが素子分離絶縁膜20の端部20aおよびゲート電極30側に、より広く形成されている。

上記のゲート電極30とn<sup>+</sup>型半導体領域15などからなるソース・ドレインなどから、p型ウェル11の表層にチャネル形成領域を有する転送トランジスタTrlが構成されている。

#### [0096]

ゲート電極 30、 $n^+$ 型半導体領域 15 および素子分離絶縁膜 20 などを被覆して酸化シリコンからなる層間絶縁膜が形成されており、 $n^+$ 型半導体領域 15 に達するコンタクトが開口されており、コンタクトの底部である $n^+$ 型半導体領域 15 の上層に、TiSi 層(あるいは Ti 層) 41 と Ti N 層 42 が積層され、その上層にコンタクトを埋め込んでタングステンプラグ 43 が形成されている。さらにタングステンプラグ 43 に接続して層間絶縁膜の上層に上層配線 44 が形成されている。上層配線 44 は、 $n^+$ 型半導体領域 15 を覆うような面積で形成されており、また、コンタクトで接続されて $n^+$ 型半導体領域 域 15 と同じ電位となっている。

## [0097]

図18(A)に示す構造を有するСMOSセンサでは、LOCOS素子分離絶縁膜20のバーズビークの下部にも $p^+$ 型分離領域12aが形成されていることや、 $n^+$ 型半導体領域15がLDD構造となっていて、 $n^+$ 型半導体領域15の端部、特にストレスの大きいLOCOS素子分離絶縁膜20のバーズビーク近傍での電界集中が緩和されていることから、 $n^+$ 型半導体領域15(フローティングディフュージョンFD)におけるリークを抑制することができる。

さらに、p型ウェルll(基板)の表面のストレスを発生させるTiSi層あるいはT

i層がコンタクト内のみに形成されているので、ストレスを抑制し、これによってもリークを抑制することができる。

また、 $n^+$ 型半導体領域 1 5(フローティングディフュージョン F D)を覆うように、同電位の上層配線 4 4 が形成されており、上層配線 4 4 によるシールド効果により、リークの原因となる  $n^+$ 型半導体領域 1 5(フローティングディフュージョン F D)の表面の空乏化を抑制することができる。

上記のように、 $n^+$ 型半導体領域 1.5 (フローティングディフュージョン F D)のリークを大きく抑制することができる構造である。

# [0098]

図18(B) および図18(C) は、図18(A) に示す CMOS センサの製造工程を示す断面図である。

図 18 (B) に示すように、p 型ウェル 11 の素子分離領域に、チャネルストップとなる p <sup>+</sup>型分離領域 12 と L O C O S 法により素子分離絶縁膜 20 を形成し、さらに素子分離絶縁膜 20 のバーズビーク下部においても p <sup>+</sup>型分離領域 12 a を形成する。

次に、例えば熱酸化法によりp型ウェル11の表面にゲート絶縁膜23を形成し、ゲート電極30をパターン形成して、ゲート電極および素子分離絶縁膜20のバーズビークにより端部が規定されるように、n型の導電性不純物DP1をイオン注入し、低濃度不純物領域15 aを形成する。

## [0099]

次に、図18(C)に示すように、例えばCVD(化学気相成長)法などにより全面に窒化シリコンを成膜し、エッチバックをすることで、ゲート電極30の側部にサイドウォールスペーサ30aを形成する。また、バーズビークからある程度はみ出すようにして素子分離絶縁膜20を被覆するようなパターンでレジスト膜PRを形成する。

上記のサイドウォールスペーサ30aとレジスト膜PRにより端部が規定されるように、n型の導電性不純物DP2をイオン注入し、高濃度不純物領域15bを形成する。

上記の工程により、ゲート電極側だけでなく、LOCOS素子分離絶縁膜20側においてもLDD構造とすることができる。

# [0100]

次に、例えばCVD法により全面に酸化シリコンを成膜して層間絶縁膜を形成し、得られた層間絶縁膜に対して、 $n^+$ 型半導体領域15に達するコンタクトを開口し、例えばスパッタリング法などにより、コンタクト底部にTiSi層(あるいはTi層)41を形成し、さらにTiN層42を形成し、さらにタングステンプラグ43をコンタクトに埋め込んで形成する。さらに、例えば金属材料により、 $n^+$ 型半導体領域15を覆うような広さで上層配線44を形成し、図18(A)に示す構造とする。

#### $[0\ 1\ 0\ 1\ ]$

本実施形態のCMOSセンサによれば、上記の各実施形態と同様に、高照度側に広ダイナミックレンジ化を実現できことに加えて、フローティグディフュージョンのリーク電流を抑制することが可能となっている。

# [0102]

## 第7実施形態

本実施形態に係るCMOSセンサは、上記の第1~第6 実施形態のCMOSセンサにおいて、駆動ライン $\phi$   $_{\Gamma}$ に印加する電圧を図3 (A) に示すような  $(+\alpha)$  で示す準位とすることなく、on/off 0 2 準位のみで、電荷の蓄積時においてフォトダイオードから溢れる電荷をフローティングディフュージョンへとスムーズに移動させることができる構造としたCMOSセンサである。

#### $[0\ 1\ 0\ 3\ ]$

図19(A)および図19(B)に示すСMOSセンサは、転送トランジスタが、転送トランジスタを構成する基板の表面または表面近傍から所定の深さまで形成された転送トランジスタのチャネルと同じ導電型の半導体層を有する埋め込みチャネル型である。

## $[0\ 1\ 0\ 4\ ]$

図19(A)は、本実施形態に係るCMOSセンサの一例の断面図であり、フォトダイオードPD、転送トランジスタTr1、フローティングディフュージョンFD、蓄積トランジスタTr2の部分に相当する。蓄積トランジスタTr2のソースドレインとなる $n^+$ 型半導体領域16は、不図示の蓄積容量素子 $C_S$ に接続されている。

上記の構造においては、転送トランジスタTrlが埋め込みチャネル化されており、これはフォトダイオードとフローティングディフュージョン間のポテンシャル障壁を下げることに相当する。従って、駆動ライン $\phi$   $\uparrow$  に図3(A)の(+ $\alpha$ )で示す電位を印加しなくても、同等のポテンシャルを得ることができ、電荷の蓄積時においてフォトダイオードから溢れる電荷をフローティングディフュージョンへとスムーズに移動させることができる。

# [0105]

図19(B)は、本実施形態に係るCMOSセンサの一例の断面図であり、図19(A)のCMOSセンサと同様に、転送トランジスタTr1のゲート電極30の下部における基板の表面から所定の深さまで、n型半導体領域13とn <sup>†</sup>型半導体領域15に一部重なるように、n型半導体領域50が形成されている。さらに転送トランジスタTr1のゲート電極30の下部領域まで、フォトダイオードPDの表層に形成されているp <sup>†</sup>型半導体領域14が延伸して形成されている。

n 型半導体領域 5 0  $ext{ } ext{ } ext{ } ext{ } ext{ } fx$   $ext{ } fx$   $ext{ } ext{ } ext{ } fx$   $ext{ } ext{ } ext$ 

# [0106]

図20(A)および図20(B)に示すCMOSセンサは、転送トランジスタが、転送トランジスタを構成する基板の所定の深さにおいて形成され、転送トランジスタのチャネルと同じ導電型であり、転送トランジスタのバンチスルーの障壁を低減する半導体層を有する構成である。

#### $[0\ 1\ 0\ 7]$

図 2 0 (A) は、本実施形態に係る C M O S センサの一例の断面図であり、フォトダイオード P D、転送トランジスタ T r 1、フローティングディフュージョン F D、蓄積トランジスタ T r 2 の部分に相当する。蓄積トランジスタ T r 2 のソースドレインとなる  $n^+$  型半導体領域 1 6 は、不図示の蓄積容量素子 C  $\varsigma$ に接続されている。

ここで、転送トランジスタTrlのゲート電極30の下部における所定の深さの領域において、n型半導体領域13に接続して、n型半導体領域51が形成されている。

上記の構造は、転送トランジスタTrlのパンチスルーの障壁を低くしていることに相当する。このn型半導体領域51からフローティングディフュージョンFDへの斜め方向のパンチスルーのルートが、フォトダイオードからフローティングディフュージョンFDへのオーバーフローパスPAとなり、駆動ライン $\phi$  $_{\Gamma}$ に図3(A)の(+ $\alpha$ )で示す電位を印加しなくても、電荷の蓄積時においてフォトダイオードから溢れる電荷をパンチスルーさせてフローティングディフュージョンへとスムーズに移動させることができる。

#### [0108]

図20(B)は、本実施形態に係るCMOSセンサの一例の断面図であり、図20(A)のCMOSセンサと同様に、転送トランジスタTrlのゲート電極30の下部における所定の深さの領域において、n型半導体領域13に接続して、n型半導体領域52が形成されている。本実施形態においては、n型半導体領域52が、さらにフローティングディ

フュージョンの下方にまで延伸して形成されている。

上記の構造は、転送トランジスタTrlのパンチスルーの障壁を低くしていることに相当する。このn型半導体領域52からフローティングディフュージョンFDへのほぼ垂直方向のパンチスルーのルートが、フォトダイオードからフローティングディフュージョンFDへのオーバーフローパスPAとなり、駆動ライン $\phi$ Tに図3(A)の(+ $\alpha$ )で示す電位を印加しなくても、電荷の蓄積時においてフォトダイオードから溢れる電荷をパンチスルーさせてフローティングディフュージョンへとスムーズに移動させることができる。

#### $[0\ 1\ 0\ 9\ ]$

# 第8実施形態

本実施形態は、上記の各実施形態において、フォトダイオードから溢れる光電荷を蓄積 するための蓄積容量素子の形態の変形例を示す。

# $[0\ 1\ 1\ 0\ ]$

蓄積容量素子として、ジャンクション型蓄積容量素子を考えた場合、条件を考慮しても  $1~\mu$  m  $^2$  あたりの静電容量は 0 .  $3\sim 3$  f F  $/\mu$  m  $^2$  程度であり、面積効率はあまりよくなく、ダイナミックレンジを広くするには困難が伴う。

# $[0\ 1\ 1\ 1\ ]$

一方、プレーナ型蓄積容量素子では、容量絶縁膜の絶縁膜リーク電流を抑制するために絶縁膜電界を $3\sim4$  M V / c m 以下、最大印加電圧が2.  $5\sim3$  V 、容量絶縁膜厚が7 n m 程度と設定したとき、容量絶縁膜の材料の誘電率が3. 9 で4. 8 f F /  $\mu$  m  $^2$  、誘電率が7. 9 で9. 9 f F /  $\mu$  m  $^2$  、誘電率が2 0 で 2 5 f F /  $\mu$  m  $^2$  となる。

酸化シリコン(誘電率3.9)の他、窒化シリコン(同7.9)、 $Ta_2O_5$ (同20~30)、 $HfO_2$ (同30)、 $ZrO_2$ (同30)、 $Ra_2O_3$ (同40~50)程度のいわゆるHigh-k材料を用いることで、より大きな静電容量を実現でき、比較的単純な構造であるプレーナ型でも100~120dBの広ダイナミックレンジなイメージセンサを実現できる。

# [0112]

さらに、占有面積を抑制して容量の寄与する面積を拡大可能なスタック型やトレンチ型などの構造を適用することでも $1\ 2\ 0\ d$  B の広いダイナミックレンジを達成可能で、さらに上記のH i g h - k  $材料を組み合わせることで、スタック型では<math>1\ 4\ 0\ d$  B 、トレンチ型では $1\ 6\ 0\ d$  B を達成可能である。

# $[0\ 1\ 1\ 3]$

以下に、本実施形態で適用できる蓄積容量素子の例を示す。

図21(A)は第1実施形態と同様のプレーナ型MOS蓄積容量素子の断面図である。

即ち、蓄積容量素子 $C_S$ は、例えば、半導体基板10の表層部分に形成された下部電極となる $p^+$ 型半導体領域17と、 $p^+$ 型半導体領域17上に形成された酸化シリコンの容量絶縁膜25と、容量絶縁膜25上に形成されたポリシリコンなどの上部電極32とを有する構成である。

# $[0\ 1\ 1\ 4\ ]$

図21(B)はプレーナ型MOSおよびジャンクション型の蓄積容量素子の断面図である。

例えば、p型半導体基板10に形成されたp型ウェル11の表層部分に下部電極となる  $n^+$ 型半導体領域16b が蓄積トランジスタのソース・ドレインとなる  $n^+$ 型半導体領域16a と一体に形成されており、その上の酸化シリコンの容量絶縁膜25 を介して上部電極 32 が形成されて、蓄積容量素子 $C_S$ が構成されている。この場合、上部電極 32 には電源電圧VDDあるいはグラウンドGNDが印加される。

## [0115]

図22(A)の断面図に示す蓄積容量素子は図21(A)と同様のプレーナ型MOS蓄積容量素子である。

但し、容量絶縁膜 25a が窒化シリコンあるいは  $Ta_2O_5$  などのHigh ー k 材料から

構成されており、図21(A)の蓄積容量素子よりも大容量化されている。

 $[0\ 1\ 1\ 6\ ]$ 

図22(B)の断面図に示す蓄積容量素子は図21(B)と同様のプレーナ型MOSおよびジャンクション型の蓄積容量素子である。

但し、容量絶縁膜 25a が窒化シリコンあるいは  $Ta_2O_5$  などのHigh-k 材料から構成されており、図 21 (B) の蓄積容量素子よりも大容量化されている。

 $[0\ 1\ 1\ 7]$ 

図23(A)はスタック型蓄積容量素子の断面図である。

例えば、p型半導体基板10に形成された素子分離絶縁膜上に形成された下部電極37 と、下部電極37上に形成された容量絶縁膜25と、容量絶縁膜25上に形成された上部 電極38とを有する構成である。

ここでは、蓄積トランジスタのソース・ドレインとなるn +型半導体領域 16 と下部電極 37 が配線 36 により接続されている。この場合、上部電極 38 には電源電圧 VDD あるいはグラウンド GND が印加される。

[0118]

図23(B)は円筒形状のスタック型蓄積容量素子の断面図である。

例えば、蓄積トランジスタのソース・ドレインとなるn<sup>+</sup>型半導体領域16に接続するように形成された円筒形状の下部電極37aと、円筒形状の下部電極37aの内壁面上に形成された容量絶縁膜25と、下部電極37aの円筒の内側の部分を埋め込むように容量絶縁膜25を介して形成された上部電極38aとを有する構成である。

ここでは、上部電極38aには電源電圧VDDあるいはグラウンドGNDが印加される

円筒形状の下部電極37aと下部電極37aの円筒の内側の部分を埋め込むように形成された上部電極38aの構造は、通常のスタック型よりも静電容量に寄与する対向面積を大きくとることができる。

図24は、プレーナMOS型とスタック型とを組み合わせた複合蓄積容量素子の断面図である。本例によれば、面積効率の高い大きな容量を形成することができる。

[0119]

図25(A)はトレンチ型蓄積容量素子の断面図である。

n 型半導体基板 1 0 n p 型ウェル 1 1 を貫通して n 型基板に達するようトレンチTCが形成されており、トレンチTCの内壁に形成された下部電極となる n + 型半導体領域 1 8 と、トレンチTCの内壁を被覆して形成された容量絶縁膜 2 5 と、容量絶縁膜 2 5 を介してトレンチTCを埋め込んで形成された上部電極 4 0 とを有する構成である。

ここでは、蓄積トランジスタのソース・ドレインとなるn <sup>+</sup>型半導体領域 1 6 と上部電極 4 0 が配線 3 4 により接続されている。

 $[0\ 1\ 2\ 0\ ]$ 

図 2 5 (B) はジャンクションを有するトレンチ型蓄積容量素子の断面図である。

n型半導体基板10のp型ウェル11内においてトレンチTCが形成されており、トレンチTCの内壁に下部電極となるn<sup>+</sup>型半導体領域16 dが蓄積トランジスタのソース・ドレインとなるn<sup>+</sup>型半導体領域16 cと一体に形成され、トレンチTCの内壁を被覆して容量絶縁膜25が形成され、さらに容量絶縁膜25を介してトレンチTCを埋め込んで上部電極40が形成された構成である。

 $[0\ 1\ 2\ 1\ ]$ 

図26(A)はトレンチ型蓄積容量素子の断面図である。

n型半導体基板10のp型ウェル11を貫通してn型基板に達するようトレンチTCが形成されており、トレンチTCある程度の深さよりも深い領域において、その内壁に形成された下部電極となるn<sup>+</sup>型半導体領域18と、トレンチTCの内壁を被覆して形成された容量絶縁膜25と、容量絶縁膜25を介してトレンチTCを埋め込んで形成された上部電極40とを有する構成である。

ここでは、蓄積トランジスタのソース・ドレインとなる n <sup>+</sup>型半導体領域 1 6 と上部電

極40が配線34により接続されている。

# [0122]

図26(B)はトレンチ型蓄積容量素子の断面図である。

n型半導体基板 1 0 の p 型ウェル 1 1 を貫通して n 型基板に達するようトレンチTCが形成されており、トレンチTCの内壁に形成された下部電極となる p <sup>+</sup>型半導体領域 1 9 と、トレンチTCの内壁を被覆して形成された容量絶縁膜 2 5 と、容量絶縁膜 2 5 を介してトレンチTCを埋め込んで形成された上部電極 4 0 とを有する構成である。

ここでは、蓄積トランジスタのソース・ドレインとなるn <sup>+</sup>型半導体領域 1 6 と上部電極 4 0 が配線 3 4 により接続されている。

# [0123]

図27はジャンクション容量を用いた埋め込み蓄積容量素子を有するCMOSセンサの 断面図である。

例えば、p型シリコン半導体基板(p-sub)60上にp型エピタキシャル層61が形成されており、p型シリコン半導体基板60とp型エピタキシャル層61にわたってn+型半導体領域62が形成されている。即ち、n型(第1導電型)の半導体領域とこれに接合するp型(第2導電型)の半導体領域とが、固体撮像装置を構成する半導体基板の内部に埋め込まれて、ジャンクション容量を用いた埋め込み蓄積容量素子が形成されている

p型シリコン半導体基板 6 0 E p型エピタキシャル層 6 1 領域には、さらに p <sup>†</sup>型分離領域 6 3 が形成されている。

p型エピタキシャル層 6 1 上に p 型半導体層 6 4 が形成されており、 p 型半導体層 6 4 に対して、上記の各実施形態と同様に、フォトダイオード P D 、転送トランジスタ T r 1 、フローティングディフュージョン F D 、蓄積トランジスタ T r 2 が形成されている。

例えば、蓄積容量素子となるn<sup>+</sup>型半導体領域62は、上記のフォトダイオードPD、 転送トランジスタTrl、フローティングディフュージョンFD、蓄積トランジスタTr 2の各形成領域にわかって、広く形成されている。

また、蓄積トランジスタT r 2 のソースドレインとなるn  $^+$ 型半導体領域 1 6 は、p 型 半導体層 6 4 中を垂直に伸びるn  $^+$ 型半導体領域 6 5 により、蓄積容量素子を構成するn  $^+$  型半導体領域 6 2 に接続している。

## [0124]

図28は絶縁膜容量およびジャンクション容量を用いた埋め込み蓄積容量素子を有する CMOSセンサの断面図である。

図27と同様の構造であるが、p型シリコン半導体基板(p-sub)60上に、絶縁膜60aを介して、第1p型エピタキシャル層61aと第2p型エピタキシャル層61bとが形成されており、半導体基板上に絶縁膜を介して半導体層が形成されているSOI(Semiconductor on Insulator)基板となっている。

ここで、第1p型エピタキシャル層61aと第2p型エピタキシャル層61bにわたり、絶縁膜60aに接する領域まで、n <sup>+</sup>型半導体領域62が形成されており、絶縁膜を介して対向する半導体基板と半導体層の間の絶縁膜容量を用いて、蓄積容量素子が構成されている。

さらに、図27の蓄積容量素子と同様に、n +型半導体領域62と、第1p 型エピタキシャル層61a および第2p 型エピタキシャル層61b の間で、ジャンクション容量が形成されている。

この他の構造については、図27のСМОSセンサと同様である。

## [0125]

図29は絶縁膜容量およびジャンクション容量を用いた埋め込み蓄積容量素子を有する CMOSセンサの断面図である。

図28と同様の構造であるが、さらに、フォトダイオードPDを構成するn型半導体領域13と蓄積容量素子を構成するn<sup>+</sup>型半導体領域62の間に、低濃度半導体層(i層)66が形成されている。

# [0126]

上記の各種の蓄積容量素子は、上述の第1~第7実施形態のいずれにも適用可能で、上述のようにこれらの形状の蓄積容量素子により、フォトダイオードから溢れる光電荷を蓄積することで、高照度側に広ダイナミックレンジ化を実現できる。

# [0127]

(実施例1)

本発明のCMOSイメージセンサにおいて、 $C_{FD}$ および $C_{S}$ の飽和電圧、 $C_{S}$ の静電容量値を種々の値に変化させたときに、実現できるダイナミックレンジをシミュレーションにより求めた。ここで、ノイズレベルは $2e^{-}$ とした。

 $C_{FD}$ および  $C_{S}$ の飽和電圧が 500mV、  $C_{S}$ が 64fF の静電容量の場合、あるいは、  $C_{FD}$ および  $C_{S}$ の飽和電圧が 1V、  $C_{S}$ が 32fF の静電容量の場合、  $C_{S}$ を含めた飽和時の電子数が  $2\times10^{5}$  e  $^{-}$ となって、 100dB の ダイナミックレンジを実現できる。

また、 $C_{FD}$ および $C_S$ の飽和電圧が500mV、 $C_S$ が200fFの静電容量の場合、あるいは、 $C_{FD}$ および $C_S$ の飽和電圧が1V、 $C_S$ が100fFの静電容量の場合、 $C_S$ を含めた飽和時の電子数が $6.3\times10^5\,e^-$ となって、110dBのダイナミックレンジを実現できる。

また、 $C_{FD}$ および $C_{S}$ の飽和電圧が500mV、 $C_{S}$ が640fFの静電容量の場合、あるいは、 $C_{FD}$ および $C_{S}$ の飽和電圧が1V、 $C_{S}$ が320fF の静電容量の場合、 $C_{S}$ を含めた飽和時の電子数が $2\times10^{6}$  e  $^{-}$ となって、120dB のダイナミックレンジを実現できる。

# [0128]

(実施例2)

本発明のCMOSイメージセンサにおいて、上記のトレンチ型蓄積容量素子を適用した場合に達成できるダイナミックレンジをシミュレーションにより求めた。

図30はトレンチ型蓄積容量素子を採用した場合の画素の概略平面図である。

各画素 (Pixel) はフォトダイオードPD、ピクセル回路PCおよびトレンチ型の蓄積容量素子Capから構成されている。

ここで、各画素の一辺が  $5~\mu$  m 程度であると想定すると、トレンチ型蓄積容量素子の平面図上の長さは長くても  $4~\mu$  m× 2 程度となる。

## [0129]

図31は想定したトレンチ型蓄積容量素子の大きさを説明する模式図である。

n 型半導体基板 1 0 0 p 型ウェル 1 1 内にトレンチTCが形成され、トレンチTCの内壁に下部電極となる p 型半導体領域 1 9 が形成され、と、トレンチTCの内壁を被覆して酸化シリコンの容量絶縁膜 2 5 が形成され、容量絶縁膜 2 5 を介してトレンチTCを埋め込んで上部電極 4 0 が形成された構成である。

ここで、長さLは上記の通り4μm×2とする。

さらに、トレンチの深さ D を  $2~\mu$  m、酸化シリコン(誘電率 3 . 9)の容量絶縁膜 2~5 の膜厚  $t_{0X}$ を 7~n m とすると、トレンチの側面のみを考慮した場合、容量が 1~6~0~f F 、飽和時の電子数が 5~X~1~0~5 e  $^-$ となって、1~0~0~1~0~8~d B の ダイナミックレンジを実現できる。

# [0130]

(実施例3)

本発明のCMOSイメージセンサにおいて、上記のプレーナ型蓄積容量素子を適用した場合に達成できるダイナミックレンジを求めた。

図32はプレーナ型蓄積容量素子を採用した場合の画素のレイアウト図である。

フォトダイオード P D、フローティングディフュージョン F D、蓄積容量素子  $C_S$  およびその他のピクセル回路を配置して、図32のレイアウトを得た。

画素の一辺は8.2 $\mu$ mであり、プレーナ型蓄積容量素子の容量絶縁膜を7nmの膜厚の酸化シリコンとすると $C_s$ =38fFを得た。このとき、 $C_{FD}$ =4.2fF(フリンジ容量を除く)となり、ダイナミックレンジとして88~96dBを得た。

# [0131]

(実施例4)

本発明のCMOSイメージセンサにおいて、一片が3μmの画素のフォトダイオードPDの面積が開口率で25%とし、さらにフォトダイオードPDにマイクロレンズを組み込んで実質開口率80%となった画素を想定する。

図33(A)はフォトダイオードPDが飽和する前の出力(V)を光量(1ux)に対してプロットした図であり、飽和前であるので蓄積容量素子が64fFと640fFのどちらの場合も一致し、出力(V)と光量(1ux)の相関は高い線型性を有することが確認された。

また、図33(B)は飽和の後の出力(V)を光量(1ux)に対してプロットした図であり、同じ光量の場合、蓄積容量素子が640fFの方が64fFよりも低い出力となり、出力が飽和してしまうまでの線型性を有する部分が広く取れることが確認された。

このとき、例えば $10^21$ ux以下では飽和前の出力を採用し、 $10^21$ ux以上では飽和後の出力を採用することで、フォトダイオードPDの飽和前後を繋いで、光量に対して高い線型性を持つ出力を広いレンジで得ることができる。

# [0132]

その他、本発明に係るCMOSイメージセンサの性能を表1にまとめた。

# [0133]

項目		≉	民	
$C_{FD}$	3.2币	4	6.4fF	¥.
S	32₽	320fF	64FF	640fF
画素サイズ		<5×	<5 µ m	
PD サイズ		m μ ≤3 μ m	w 7	
入力換算感度	η 05	50 μ V/e <sup>-</sup>	72 μ	25 μ V/e <sup>-</sup>
Cro飽和電荷量	1×1	1 × 10⁴e⁻	2×10 <sup>4</sup> e <sup>-</sup>	0 <sup>4</sup> e <sup>-</sup>
飽和電圧		500mV <sub>mi</sub>	500mV <sub>min</sub> @C <sub>FD</sub> ,C <sub>s</sub>	
飽和電荷量	$1 \times 10^5 e^-$	1×10 <sup>6</sup> e	$2 \times 10^5 e^-$	$2 \times 10^6 e^-$
ダイナミックレンジ	BP88	106dB	100dB	120dB

#### $[0\ 1\ 3\ 4\ ]$

本発明は上記の説明に限定されない。

例えば、実施形態においては、固体撮像装置について説明しているが、これに限らず、各固体撮像装置の画素を直線状に配したラインセンサや、各固体撮像装置の画素をそのまま単独で構成することで得られる光センサについても、従来には得られなかった広ダイナミックレンジ化と高感度、高S/N比を達成することができる。

また、蓄積容量素子の形状などは特に限定はなく、DRAMのメモリ蓄積容量素子などで容量を高めるためにこれまでに開発された種々の方法を採用することができる。

固体撮像装置としては、フォトダイオードとフォトダイオードから溢れる光電荷を蓄積する蓄積容量素子とが転送トランジスタを介して接続されている構成であればよく、CMOSイメージセンサの他、CCDにも適用することができる。

その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

## 【産業上の利用可能性】

## [0135]

本発明の固体撮像装置は、デジタルカメラやカメラ付き携帯電話などに搭載されるСМ

OSイメージセンサやCCDイメージセンサなどの広いダイナミックレンジが望まれているイメージセンサに適用できる。

本発明のラインセンサは広いダイナミックレンジが望まれているラインセンサに適用で きる。

本発明の光センサは広いダイナミックレンジが望まれている光センサに適用できる。

本発明の固体撮像装置の動作方法は広いダイナミックレンジが望まれているイメージセンサの動作方法に適用できる。

# 【図面の簡単な説明】

# [0136]

- 【図1】図1は本発明の第1実施形態に係るCMOSイメージセンサの1画素分の等価回路図である。
- 【図2】図2(A)は本発明の第1実施形態に係るCMOSイメージセンサの各画素の一部に相当する模式的断面図であり、図2(B)は図2(A)の領域に相当する模式的なポテンシャル図である。
- 【図3】図3(A)は本発明の第1実施形態に係るCMOSイメージセンサの駆動ライン( $\phi_T$ 、 $\phi_S$ 、 $\phi_R$ )に印加する電圧のタイミングチャートであり、図3(B)および図3(C)はそれぞれ図3(A)に対応する電位( $V_{PD}$ ,  $V_{FD}$ ,  $V_{CS}$ )の変化を示すグラフである。
- 【図4】 図4 (A)  $\sim$  (D) は図3 (A) のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
- 【図5】図5(E) $\sim$ (H)は図3(A)のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
- 【図6】図6は本発明の第1実施形態に係るCMOSイメージセンサの全体の回路構成を示す等価回路図である。
- 【図7】図7は飽和前電荷信号 $+C_{FD}$ ノイズ、 $C_{FD}$ ノイズ、変調された過飽和電荷信号 $+C_{FD}+C_S$ ノイズおよび $C_{FD}+C_S$ ノイズの4つの信号の処理を行う回路である。
- 【図8】図8(A)および図8(B)はそれぞれ容量 $C_{FD}$ または容量 $C_{FD}+C_S$ を用いたときに得られる電荷数を相対光量に対してプロットした図であり、図8(C)は、図8(A)と図8(B)の電荷数を電圧に変換して相対光量に対してプロットして重ねて示したグラフである。
- 【図9】図9(A)および図9(B)は本発明の第2実施形態のCMOSイメージセンサの1画素分の等価回路図である。
- 【図10】図10(A)および図10(B)は本発明の第3実施形態のCCDイメージセンサの1画素分の等価回路図である。
- 【図 1 1 】 図 1 1 (A) および図 1 1 (B) は本発明の第 4 実施形態の C M O S イメージセンサの 1 画素分の等価回路図である。
- 【図12】図12は本発明の第5 実施形態に係る CMOS イメージセンサの 1 画素分の等価回路図である。
- 【図 1 3 】 図 1 3 は本発明の第 5 実施形態に係る C M O S イメージセンサの要部の模式的なポテンシャル図である。
- 【図14】図14(A)および(B)は本発明の第5実施形態に係るСMOSイメージセンサの駆動ライン( $\phi_T$ 、 $\phi_S$ 、 $\phi_R$ )に印加する電圧のタイミングチャートである。
- 【図15】図15(A) $\sim$ (C)は図14(A)のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
- 【図16】図16(D) $\sim$ (F)は図14(A)のタイミングチャートの各タイミングにおけるポテンシャル図に相当する。
- 【図17】図17は本発明の第5実施形態に係るCMOSイメージセンサにおいてプレーナ型蓄積容量素子を採用した場合の約1画素分のレイアウト図の一例である。
- 【図18】図18(A)は本発明の第6実施形態に係るCMOSセンサのフローティ


- ングディフュージョン部分を詳細に示す断面図であり、図18(B)および図18(C)は図18(A)に示すCMOSセンサの製造工程を示す断面図である。
- 【図19】図19(A)および図19(B)は本発明の第7実施形態に係るCMOSセンサの構造を示す断面図である。
- 【図20】図20(A)および図20(B)は本発明の第7実施形態に係るCMOSセンサの構造を示す断面図である。
- 【図21】図21(A)および図21(B)は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図22】図22(A)および図22(B)は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図23】図23(A)および図23(B)は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図24】図24は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図25】図25(A)および図25(B)は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図26】図26(A)および図26(B)は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図27】図27は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図28】図28は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図29】図29は本発明の第8実施形態に係るCMOSセンサにおける蓄積容量素子の変形例の断面図である。
- 【図30】図30は実施例2においてトレンチ型蓄積容量素子を採用した場合の画素の概略平面図である。
- 【図31】図31は実施例2において想定したトレンチ型蓄積容量素子の大きさを説明する模式図である。
- 【図32】図32は実施例3においてプレーナ型蓄積容量素子を採用した場合の画素のレイアウト図である。
- 【図33】図33(A)は実施例4においてフォトダイオードが飽和する前の出力(V)を光量(1 u x)に対してプロットした図であり、図33(B)は飽和の後の出力(V)を光量(1 u x)に対してプロットした図である。
- 【図34】図34は第1従来例に係るCMOSイメージセンサの1画素分の等価回路図である。
- 【図35】図35は第2従来例に係るCMOSイメージセンサの1画素分の等価回路 図である。
- 【図36】図36は第3従来例に係るCMOSイメージセンサの1画素分の等価回路図である。
- 【図37】図37は第4従来例に係るCMOSイメージセンサの1画素分の等価回路図である。
- 【図38】図38は第5従来例に係るCMOSイメージセンサの1画素分の等価回路 図である。


# 【符号の説明】


[0137]


10…n型半導体基板、11…p型ウェル、12,12a…p<sup>+</sup>型分離領域、14,17,19…p<sup>+</sup>型半導体領域、13,50,51,52…n型半導体領域、15,16,16a、16b,18…n<sup>+</sup>型半導体領域、15a…低濃度不純物領域、15b…高濃度不純物領域、20,21,22…素子分離絶縁膜、20a…素子分離絶縁膜の端部、23,24…ゲート絶縁膜、25,25a,25°…容量絶縁膜、30,31…ゲート電極、


30a…サイドウォールスペーサ、32、38,38a,40…上部電極、33,34, 35,36,39 ··· 配線、37,37 a ··· 下部電極、41 ··· TiSi層(Ti層)、42 … T i N 層、43 … タン グステンプラグ、44 … 上層配線、60 … p 型半導体基板、61 … p型エピタキシャル層、61a … 第1p型エピタキシャル層、61b … 第2p型エピタ キシャル層、62 m n <sup>+</sup>型半導体領域、63 m p <sup>+</sup>型分離領域、64 m p 型半導体層、65 \*\* n <sup>+</sup>型半導体領域、66 \*\* 低濃度半導体層、ADC1~3 \*\* A/Dコンバータ、AP \*\* アンプ、C<sub>1</sub> ··· 小容量、C<sub>2</sub> ··· 大容量、C<sub>FD</sub>, C<sub>PD</sub>, C ··· 容量、C<sub>5</sub> ··· 蓄積容量素子、C a p ··· 蓄積容量素子、CCD1 ··· 第1電荷結合転送路、CCD2 ··· 第2電荷結合転送路、C H … チップ、CP … コンバレータ、CT<sub>a</sub>, CT<sub>b</sub> … 回路、DC1, DC2 … 差動アンプ、 DP1,2…導電性不純物、FD…フローティングディフュージョン、FM…フレームメ モリ、GND…グラウンド、LT…光、N<sub>I</sub>…C<sub>FD</sub>のリセットレベルの信号(ノイズ)、  $N_{9}$  …  $C_{FD}$  +  $C_{S}$  のリセットレベルの信号(ノイズ)、Noise … ノイズ、out … 出力 (ライン)、outl,out2…出力、PA…オーバーフローパス、PC…ピクセル回 路、PD…フォトダイオード、Pixel…画素、PR…レジスト膜、Q<sub>4</sub>…過飽和電荷 、 $Q_{A1}$  ,  $Q_{A2}$  … 過飽和電荷の一部、 $Q_{R}$  … 飽和前電荷、R … リセットトランジスタ、 $S_{1}$ …飽和前電荷信号、S」、…変調された飽和前電荷信号、S<sub>2</sub>…過飽和電荷信号、S<sub>2</sub>、… 変調された過飽和電荷信号、SE … セレクタ、SL … 選択ライン、SR ឣ … 列シフトレジ スタ、 $SR^{V}$  … 行シフトレジスタ、T … スイッチ、 $T_1 \sim T_1$  … 時刻、TC … トレンチ、Tr 1 … 転送トランジスタ、Tr 2 … 蓄積トランジスタ、Tr 3 … リセットトランジスタ、 Tr4…増幅トランジスタ、Tr5…選択トランジスタ、Tr6~Tr10…トランジス タ、V<sub>PD</sub>, V<sub>FD</sub>, V<sub>CS</sub>…電位、VDD…電源電圧、φ<sub>T</sub>, φ<sub>S</sub>, φ<sub>R</sub>, φ<sub>X</sub>, φ<sub>S1+N1</sub>, φ<sub>N1</sub> , $\phi$ S1'+S2'+N2, $\phi$ N2, $\phi$ V1, $\phi$ V2…駆動ライン





















































































































光量 [lux]




## 【図35】







## 【図38】



【書類名】要約書

【要約】

【課題】高感度高S/N比を維持したままで広ダイナミックレンジ化できる固体撮像装置、ラインセンサおよび光センサと、高感度高S/N比を維持したままで広ダイナミックレンジ化するための固体撮像装置の動作方法を提供する。

【解決手段】光を受光して光電荷を生成および蓄積するフォトダイオードPDと、光電荷を転送する転送トランジスタTrlと、少なくとも転送トランジスタTrlを介してフォトダイオードPDに接続して設けられ、蓄積動作時にフォトダイオードPDから溢れる光電荷を少なくとも転送トランジスタTrlを通じて蓄積する蓄積容量素子 $C_S$ とを有する画素がアレイ状に複数個集積されてなる構成とする。

【選択図】図1

【書類名】 手続補正書 【提出日】 平成16年11月18日 【あて先】 特許庁長官 殿 【事件の表示】 【出願番号】 特願2004-322767 【補正をする者】 【識別番号】 503282079 【氏名又は名称】 須川 成利 【代理人】 【識別番号】 100094053 【弁理士】 【氏名又は名称】 佐藤 隆久 【手続補正」】 【補正対象書類名】 特許願 【補正対象項目名】 提出物件の目録

【補正方法】 追加

【補正の内容】

【提出物件の目録】

【物件名】 委任状 1



## 委任 状

平成 [6年 //月 /7日

私は、識別番号 100094053 弁理士 佐藤隆久氏を以て代理人として下記事項を委任します。

記

1. 特許出願

「特願2004-322767」

に関する 切の件

1. 上記出願又は「特願2004-53889」

に基づく特許法第41条第1項又は実用新案法第8条第1項の規定による優先 権の主張及びその取下げ



- 1. 上記出願に関する出願の変更、出願の放棄及び出願の取下げ
- 1. 上記出願に関する拒絶査定に対する審判の請求
- 1. 上記各項の手続に関する請求の取下げ、申請の取下げ又は申立ての取下げ
- 1. 上記各項に関し行政不服審査法に基づく諸手続をなすこと
- 1. 上記各項の手続を処理するため、復代理人を選任及び解任すること

住 所 宮城県仙台市青葉区川内元支倉35番地 川内住宅2-102

名 称 須川 成利 (または氏名)



## 出願人履歷

390020248
19991119
住所変更

東京都新宿区西新宿六丁目24番1号 日本テキサス・インスツルメンツ株式会社 5032805 新規登録

宫城県仙台市青葉区川内元支倉35番地 川内住宅2-102 須川 成利